公开(公告)号：WO2023080084A1

公开(公告)日：2023-05-11

申请号：PCT/JP2022/040496

申请日：2022-10-28

Applicant: ローム株式会社

Inventor： 中野　佑紀

IPC: H01L29/78 ,  H01L21/3205 ,  H01L21/336 ,  H01L21/768 ,  H01L23/29 ,  H01L23/31 ,  H01L23/522 ,  H01L23/532 ,  H01L29/06 ,  H01L29/12 ,  H01L29/41 ,  H01L29/47 ,  H01L29/739 ,  H01L29/872

Abstract: 半導体装置（1A）は、主面（3）を有するチップ（2）と、前記主面の上に配置された主面電極（30, 32）と、前記主面電極の一部を露出させるように前記主面電極の上に配置された端子電極（50, 60）と、前記端子電極の一部を露出させるように前記端子電極の周囲を被覆し、前記主面電極を直接被覆する部分を有する封止絶縁体（71）と、を含む。

公开(公告)号：WO2023032583A1

公开(公告)日：2023-03-09

申请号：PCT/JP2022/029875

申请日：2022-08-04

Applicant: 株式会社ジャパンディスプレイ

Inventor： 金城　拓海 ,  西村　眞澄 ,  青木　逸

IPC: H01L33/36 ,  H01L21/28 ,  H01L29/41 ,  H01L33/16 ,  H01L33/32

Abstract: 窒化ガリウム系半導体デバイスは、アモルファス基板と、アモルファス基板上の導電性配向層と、導電性配向層上の窒化ガリウム系半導体層と、導電性配向層に接する補助電極層と、を含む。導電性配向層はｃ軸配向した金属膜又は金属酸化物膜であることが好ましく、補助電極層は、導電性配向層の外周部を囲むように設けられる。

公开(公告)号：WO2023032439A1

公开(公告)日：2023-03-09

申请号：PCT/JP2022/025457

申请日：2022-06-27

Applicant: 株式会社日立パワーデバイス

Inventor： 古川　智康 ,  三好　智之

IPC: H01L29/861 ,  H01L21/329 ,  H01L21/336 ,  H01L21/8234 ,  H01L27/06 ,  H01L27/088 ,  H01L29/41 ,  H01L29/423 ,  H01L29/49 ,  H01L29/78 ,  H01L29/868

Abstract: ｐｎダイオードにＭＯＳ制御機能を付加したＭＯＳ制御ダイオード（1）は、第１導電型のドリフト層（104）を有する半導体基板と、前記ドリフト層上で当該ドリフト層とＰＮ接合ダイオード（2）を構成する第２導電型のアノード層（103）と、前記アノード層上の第１導電型のウェル層（113）と、前記ウェル層上の第２導電型の低濃度ソース層（112）と、前記低濃度ソース層の一部のみに設けられた第２導電型の高濃度ソース層（111）と、ゲート酸化膜（102）を介して、前記アノード層と前記ウェル層と前記低濃度ソース層とに隣接すると共にＭＯＳＦＥＴ（3）を構成するゲート電極（101）と、前記アノード層と前記低濃度ソース層と前記高濃度ソース層と前記ゲート電極を覆う絶縁膜（107）と、前記絶縁膜と前記高濃度ソース層と前記低濃度ソース層と前記ウェル層を貫通するコンタクトホール（109）と、を備える。

公开(公告)号：WO2023008308A1

公开(公告)日：2023-02-02

申请号：PCT/JP2022/028359

申请日：2022-07-21

Applicant: ヌヴォトンテクノロジージャパン株式会社

Inventor： 神田　裕介

IPC: H01L29/778 ,  H01L21/28 ,  H01L21/338 ,  H01L29/41 ,  H01L29/417 ,  H01L29/812

Abstract: 半導体装置（１００Ａ）は、第１窒化物半導体層（１０３）と、第２窒化物半導体層（１０４）と、ソース電極（３０１）およびドレイン電極（３０２）と、ソース電極（３０１）およびドレイン電極（３０２）と間隔を空けて設けられ、第２窒化物半導体層（１０４）に接触するゲート電極（４０１）と、を有し、ゲート電極（４０１）は、ＴａＮからなり、層厚がＺ１であり、第２窒化物半導体層（１０４）にショットキー接合する第１バリア層（４０１ａ）と、第１バリア層（４０１ａ）の上に接触して設けられ、ＴｉＮまたはＷＮからなり、層厚がＺ２である第２バリア層（４０１ｂ）と、第２バリア層（４０１ｂ）の上に接触して設けられた配線層と、を含み、Ｚ１およびＺ２は、２００ｎｍ≧Ｚ１＋Ｚ２≧５０ｎｍ、Ｚ１＜Ｚ２、および、５０ｎｍ＞Ｚ１＞３ｎｍを満たす。

公开(公告)号：WO2023008031A1

公开(公告)日：2023-02-02

申请号：PCT/JP2022/025461

申请日：2022-06-27

Applicant: ローム株式会社

Inventor： 四方　啓太

IPC: H01L29/812 ,  H01L21/20 ,  H01L21/263 ,  H01L21/265 ,  H01L21/28 ,  H01L29/41 ,  H01L29/417 ,  H01L29/778

Abstract: 窒化物半導体装置１は、第１主面２ａおよびその反対の第２主面２ｂを有する導電性ＳｉＣ基板２と、導電性ＳｉＣ基板２の第１主面２ａ側の表層部の少なくとも一部に形成された半絶縁性ＳｉＣ層３と、導電性ＳｉＣ基板２上に半絶縁性ＳｉＣ層３を覆うように形成された窒化物エピタキシャル層４０とを含む。

公开(公告)号：WO2023287908A1

公开(公告)日：2023-01-19

申请号：PCT/US2022/037002

申请日：2022-07-13

Applicant: SUNRISE MEMORY CORPORATION

Inventor： PETTI, Christopher, J. ,  PURAYATH, Vinod ,  SAMACHISA, George ,  CHIEN, Wu-Yi, Henry ,  HARARI, Eli

IPC: H01L27/11597 ,  H01L29/41 ,  H01L29/08 ,  H01L29/78

Abstract: Thin-film Ferroelectric field-effect transistor (FeFET) may be organized as 3-dimensional NOR memory string arrays. Each 3-dimensional NOR memory string array includes a row of active stack each including a predetermined number of active strips each provided one on top of another and each being spaced apart from another by an isolation layer. Each active strip may include a shared source layer and a shared drain layer shared by the FeFETs provided along the active strip. Data storage in the active strip is provided by ferroelectric elements that can individually electrically set into one of two polarization states. FeFETs on separate active strips may be configured for read, programming or erase operations in parallel.

公开(公告)号：WO2022190567A1

公开(公告)日：2022-09-15

申请号：PCT/JP2021/047433

申请日：2021-12-21

Applicant: 京セラ株式会社

Inventor： 葛西　駿

IPC: H01L29/872 ,  H01L21/329 ,  H01L29/06 ,  H01L29/41 ,  H01L29/47

Abstract: 半導体素子は、半導体層（３１）と、半導体層（３１）上に位置する複数のＦＬＲと、ＦＬＲ上に位置し、半導体素子の中心部を取り囲むフローティング電極（７１）とを備える。フローティング電極（７１）は、隣接しあうＦＬＲ上に跨るように位置する。

公开(公告)号：WO2022113536A1

公开(公告)日：2022-06-02

申请号：PCT/JP2021/037182

申请日：2021-10-07

Applicant: ローム株式会社

Inventor： 大嶽　浩隆 ,  柳原　学 ,  長瀬　和也 ,  ▲高▼堂　真也

IPC: H01L29/808 ,  H01L21/28 ,  H01L21/337 ,  H01L21/338 ,  H01L29/06 ,  H01L29/41 ,  H01L29/417 ,  H01L29/423 ,  H01L29/778 ,  H01L29/812

Abstract: 窒化物半導体装置は、第１開口部を介して第２窒化物半導体層に接し、一部がパッシベーション膜の上方に形成されたソース電極と、第２開口部を介して第２窒化物半導体層に接し、一部がリッジ部を挟んでソース電極と対向するように、パッシベーション膜の上方に形成されたドレイン電極とを含み、第３窒化物半導体層は、第１開口部のリッジ部側端とリッジ部の第１開口部端との間および／またはドレイン電極のリッジ部側端とリッジ部の第２開口部端との間に、リッジ部の少なくとも一方の側面の厚さ中間位置の下側部分から外方に延びた延長部を有している。

公开(公告)号：WO2022110523A1

公开(公告)日：2022-06-02

申请号：PCT/CN2021/072831

申请日：2021-01-20

Applicant: 东南大学

Inventor： 刘斯扬 ,  孙伟锋 ,  辛树轩 ,  葛晨 ,  李胜 ,  张弛 ,  钱乐 ,  时龙兴

IPC: H01L29/06 ,  H01L29/41 ,  H01L29/778 ,  H01L21/335

Abstract: 本发明公开了一种以雪崩抗冲击的异质结半导体器件，该器件包括衬底(1)和第二介质层(23)，在衬底(1)上设有第一介质层(21)，在第二介质层(23)上设有第一半导体层(24)，第一半导体层(24)上设有第二半导体层(3)，第一半导体层(24)与第二半导体层(3)接触形成导电沟道层(25)，在第二半导体层(3)上设有金属源电极(7)、金属栅电极(8)和金属漏电极(9)，在第二半导体层(3)与金属栅电极(8)之间设有第三介质层(10)，其特征在于，在第一介质层(21)与第二介质层(23)之间设有雪崩层且雪崩层分别与金属源电极(7)、金属漏电极(9)连接。该器件具有雪崩能力，浪涌鲁棒性高。

公开(公告)号：WO2022059597A1

公开(公告)日：2022-03-24

申请号：PCT/JP2021/033188

申请日：2021-09-09

Applicant: ローム株式会社

Inventor： 日笠　旭紘

IPC: H01L29/78 ,  H01L21/28 ,  H01L21/3205 ,  H01L21/336 ,  H01L21/768 ,  H01L23/522 ,  H01L29/12 ,  H01L29/41 ,  H01L29/739 ,  H01L29/861 ,  H01L29/868

Abstract: 半導体装置（1）は、主面（11）を有する半導体層（10）と、前記半導体層に形成されたスイッチング素子（2）と、前記主面の上に配置され、前記スイッチング素子に電気的に接続された第１電極（50）と、前記第１電極から間隔を空けて前記主面の上に配置され、前記スイッチング素子に電気的に接続された第２電極（55）と、平面視において前記第１電極に重なる部分、および、前記第２電極に重なる部分を有し、前記第１電極に電気的に接続された第１端子電極（70）と、平面視において前記第２電極に重なる部分を有し、前記第２電極に電気的に接続された第２端子電極（75）と、を含む。