公开(公告)号：CN103839815B

公开(公告)日：2017-09-26

申请号：CN201210477286.3

申请日：2012-11-21

申请人： 中芯国际集成电路制造(上海)有限公司

发明人： 鲍宇

IPC分类号： H01L21/336

摘要： 一种NMOS晶体管的形成方法，包括：提供半导体衬底，在所述半导体衬底上形成有栅极结构、位于栅极结构两侧的半导体衬底中的源区和漏区；在半导体衬底上形成缓冲层，所述缓冲层覆盖所述栅极结构、源区和漏区；在所述缓冲层上形成张应力层，所述张应力层的材料为氮化硅，其中，所述缓冲层用于阻挡形成张应力层过程中的氢扩散进入源区和漏区；在形成所述张应力层后，对所述半导体衬底进行退火处理。所述缓冲层对氢向源区和漏区的扩散阻挡作用，确保源区、漏区中硼离子的稳定，并且张应力层的张应力可以适量、稳定保留在栅极、源区和漏区，尤其是栅极以下的沟道区中，有效稳定了NMOS晶体管的阈值电压，提升NMOS晶体管的性能。

公开(公告)号：CN103839981B

公开(公告)日：2016-12-21

申请号：CN201210475974.6

申请日：2012-11-21

申请人： 中芯国际集成电路制造(上海)有限公司

发明人： 鲍宇 ,  平延磊

IPC分类号： H01L29/423 ,  H01L29/49 ,  H01L21/28

摘要： 本发明提供一种半导体器件及其制造方法，涉及半导体技术领域。本发明的半导体器件，包括栅极结构，所述栅极结构中包括功函数金属层，其中，所述功函数金属层的中间区域与边缘区域的厚度不同。这一半导体器件，由于功函数金属层的中心区域和边缘区域厚度不同，可以起到调节栅极的功函数的作用，在一定程度上减小了半导体器件的短沟道效应。本发明的半导体器件的制造方法包括形成栅极的功函数金属层的步骤，其形成的功函数金属层的中间区域与边缘区域的厚度不同。该半导体器件的制造方法，通过将功函数金属层的中心区域和边缘区域设置为不同厚度，调节了栅极的功函数，减小了制造的半导体器件的短沟道效应。

公开(公告)号：CN103578946B

公开(公告)日：2016-06-01

申请号：CN201210261980.1

申请日：2012-07-26

申请人： 中芯国际集成电路制造(上海)有限公司

发明人： 平延磊 ,  鲍宇

IPC分类号： H01L21/28 ,  H01L21/283

摘要： 本发明提供一种半导体器件的形成方法，包括：提供半导体衬底；在衬底上依次形成栅极介电层、功函数金属层、多晶硅层和硬掩膜层；图案化硬掩膜层；在图案化了的硬掩膜层的侧壁上形成第一间隙壁；以硬掩膜层和第一间隙壁为掩膜蚀刻多晶硅层、功函数金属层和栅极介电层，形成栅极结构；执行形成源极和漏极的步骤；去除硬掩膜层或第一间隙壁；以第一间隙壁或硬掩膜层为掩膜刻蚀多晶硅层和部分功函数金属层；去除作为掩膜的硬掩膜层或去除作为掩膜的第一间隙壁；去除多晶硅层以形成沟槽；填充沟槽以形成具有横向可变功函数的栅极。由于使用优化了的硬掩膜可在所选择的区域上形成具有横向可变的功函数的栅极的半导体。

公开(公告)号：CN103378150B

公开(公告)日：2016-04-20

申请号：CN201210121114.2

申请日：2012-04-23

申请人： 中芯国际集成电路制造(上海)有限公司

发明人： 鲍宇

IPC分类号： H01L29/78 ,  H01L29/423 ,  H01L21/336

摘要： 本发明提供一种半导体器件及其制造方法，所述器件包括：半导体衬底；栅极结构，位于所述半导体衬底上；第一侧墙，位于所述栅极结构的侧壁上，所述第一侧墙的高度低于所述栅极结构的高度；第二侧墙，所述第二侧墙位于栅极结构的侧壁，并位于所述第一侧墙上；所述第二侧墙的底面宽度大于所述第一侧墙的顶面宽度。通过在栅极结构的侧壁上依次形成第一侧墙和第二侧墙，所述第二侧墙的底面宽度大于所述第一侧墙的顶面宽度，呈屋檐型结构，从而在后续进行金属硅化工艺的过程中，使金属材料在第一侧墙和第二侧墙上形成间隔沉积，从而有效避免金属材质的扩散导致栅极结构和半导体衬底中的源漏区导通的问题，提高半导体器件的良率。

公开(公告)号：CN103378005B

公开(公告)日：2016-04-20

申请号：CN201210121162.1

申请日：2012-04-23

申请人： 中芯国际集成电路制造(上海)有限公司

发明人： 鲍宇

IPC分类号： H01L21/8238

摘要： 本发明提供一种多栅极场效应晶体管鳍状结构的制造方法，包括：提供半导体衬底，包括P型区和N型区；在N型区上形成第一掩膜层，在所述半导体衬底上形成硅锗层；去除所述第一掩膜层；在P型区和N型区上形成第二掩膜层；刻蚀所述第二掩膜层，形成P型区沟槽和N型区沟槽；在P型区沟槽和N型区沟槽中填充硅层；去除P型区沟槽和N型区沟槽以外的硅层，并进行回刻蚀工艺；在所述P型区沟槽和N型区沟槽中形成第三掩膜层；去除第二掩膜层，形成P型区鳍状结构和N型区鳍状结构。通过分别在P型区和N型区上形成P型区鳍状结构和N型区鳍状结构，从而能够形成应力不同的P型区鳍状结构和N型区鳍状结构，工艺方法简单，降低制造成本。

公开(公告)号：CN103065965B

公开(公告)日：2016-03-16

申请号：CN201110320507.1

申请日：2011-10-20

申请人： 中芯国际集成电路制造(上海)有限公司

发明人： 鲍宇 ,  张彬

IPC分类号： H01L21/336 ,  H01L21/28

摘要： 本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成有栅极结构；在所述半导体衬底上形成第一介电层，至少覆盖所述栅极结构；研磨所述第一介电层，露出所述栅极结构的顶部；沉积第一金属层，至少覆盖所述栅极结构的顶部，并执行第一退火处理；去除所述第一金属层和所述第一介电层；在所述半导体衬底上形成第二介电层，至少覆盖所述栅极结构；蚀刻所述第二介电层，露出所述半导体衬底的源/漏区以及所述栅极结构；沉积第二金属层，并执行第二退火处理；去除所述第二金属层和第二介电层，并执行第三退火处理。根据本发明，可以分别独立地形成栅极与源/漏区的自对准硅化物，使二者的厚度不同，同时以含有不同比例Pt的Ni作为形成自对准硅化物的金属材料，提升其电学特性。

公开(公告)号：CN103187439B

公开(公告)日：2015-08-05

申请号：CN201110453483.7

申请日：2011-12-29

申请人： 中芯国际集成电路制造(上海)有限公司

发明人： 鲍宇

IPC分类号： H01L29/423 ,  H01L29/78 ,  H01L21/28 ,  H01L27/092 ,  H01L21/8238

CPC分类号： H01L29/7843 ,  H01L21/283 ,  H01L21/31 ,  H01L21/31111 ,  H01L21/823807 ,  H01L21/823821 ,  H01L21/823828 ,  H01L21/823857 ,  H01L21/823864 ,  H01L21/845 ,  H01L27/0924 ,  H01L27/1211 ,  H01L29/66795 ,  H01L29/785

摘要： 一种半导体结构及其形成方法、CMOS及其形成方法，其中半导体结构包括：半导体衬底，所述半导体衬底表面具有鳍部；位于所述半导体衬底表面、所述鳍部底部两侧的第一应力侧墙；位于所述鳍部顶部两侧的第二应力侧墙，所述第一应力侧墙与第二应力侧墙的应力类型相反。本发明的半导体结构及CMOS电学性能佳，本发明的半导体结构形成方法及CMOS形成方法工艺窗口大。

公开(公告)号：CN103456691B

公开(公告)日：2015-07-29

申请号：CN201210171864.0

申请日：2012-05-29

申请人： 中芯国际集成电路制造(上海)有限公司

发明人： 鲍宇 ,  肖海波

IPC分类号： H01L21/8238

摘要： 本发明提供了一种CMOS的制造方法，通过去除定义NMOS栅极结构的硬掩膜层，保留PMOS栅极结构上的硬掩膜后通过一次刻蚀在NMOS栅极结构两侧形成低于NMOS栅极结构的第一侧壁，以及在PMOS栅极结构两侧形成高于PMOS栅极结构的第二侧壁，在为形成NMOS栅极金属硅化物提供了更多位置的同时，避免了PMOS栅极形成金属硅化物时多晶硅侧扩散的问题，且简化了工艺流程。

公开(公告)号：CN103066019B

公开(公告)日：2015-07-08

申请号：CN201110318999.0

申请日：2011-10-19

申请人： 中芯国际集成电路制造(上海)有限公司

发明人： 平延磊 ,  鲍宇

IPC分类号： H01L21/8238 ,  H01L27/092 ,  H01L21/336 ,  H01L29/78

摘要： 一种CMOS晶体管及制作方法、NMOS晶体管及制作方法。所述CMOS晶体管的制作方法包括：提供包括NMOS晶体管区域和PMOS晶体管区域的半导体衬底；在半导体衬底上形成栅介质层；在栅介质层上形成功函数金属层，功函数金属层的功函数位于PMOS晶体管功函数范围；在NMOS晶体管区域对应的功函数金属层中进行N型离子注入；在功函数金属层上形成多晶硅层；分别刻蚀多晶硅层、功函数金属层和栅介质层，形成NMOS晶体管区域对应的栅极结构和PMOS晶体管区域对应的栅极结构。本发明在采用先栅极制作工艺的过程中，可以更稳定准确地控制金属栅极的功函数，使得晶体管具有性能稳定的门限电压。

公开(公告)号：CN103094184B

公开(公告)日：2015-04-01

申请号：CN201110336844.X

申请日：2011-10-31

申请人： 中芯国际集成电路制造(上海)有限公司

发明人： 鲍宇

IPC分类号： H01L21/768

摘要： 本发明提供一种铜互连结构的制作方法，包括：提供半导体基底；在所述半导体基底上沉积覆盖层；在所述覆盖层上沉积电介质层；在所述电介质层上形成硬掩膜层；进行沟槽和/或接触孔的刻蚀；去除所述硬掩膜层；在所述电介质层上以及沟槽和/或接触孔内壁上沉积阻障层和种晶层；在所述阻障层和种晶层上化学电镀铜金属层；将铝离子注入到所述铜金属层中；进行铜金属层的化学机械研磨。最后，在所述铜金属层上沉积一顶覆盖层。