公开(公告)号：CN106935488B

公开(公告)日：2019-07-26

申请号：CN201610819304.X

申请日：2016-09-13

申请人： 台湾积体电路制造股份有限公司

发明人： 陈劲达 ,  谢铭峯 ,  吴汉威 ,  林育贤 ,  刘柏均 ,  陈彦廷

IPC分类号： H01L21/027 ,  H01L21/033 ,  H01L21/764

CPC分类号： H01L21/283 ,  H01L21/30604 ,  H01L21/3085 ,  H01L21/823456 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/78

摘要： 一种半导体结构与其制造方法。制造方法包括：第一、第二及第三沟渠形成于一基板上的一层中。第三沟渠实质上宽于第一及第二沟渠。第一、第二及第三沟渠部分填入一第一导电材料。一第一抗反射材料覆盖于第一、第二及第三沟渠之上。第一抗反射材料有一第一表面形貌变化。执行一第一回蚀刻制程以部分移除第一抗反射材料。之后，一第二抗反射材料覆盖于第一抗反射材料之上。第二抗反射材料有一小于第一表面形貌变化的第二表面形貌变化。执行一第二回蚀刻制程以部分移除第一及第二沟渠中的第二抗反射材料。之后，部分移除第一及第二沟渠中的第一导电材料。

公开(公告)号：CN109791893A

公开(公告)日：2019-05-21

申请号：CN201780059867.6

申请日：2017-09-21

申请人： 夏普株式会社

发明人： 大平真也

IPC分类号： H01L21/336 ,  G02F1/1368 ,  H01L21/28 ,  H01L21/283 ,  H01L21/316 ,  H01L21/318 ,  H01L21/768 ,  H01L23/532 ,  H01L29/786

CPC分类号： G02F1/1368 ,  H01L21/28 ,  H01L21/283 ,  H01L21/316 ,  H01L21/318 ,  H01L21/768 ,  H01L23/532 ,  H01L29/786

摘要： 本发明提供可靠性高的薄膜晶体管基板、上述薄膜晶体管基板的制造方法以及显示装置。本发明的薄膜晶体管基板具备：绝缘基板；栅极电极，其配置在绝缘基板上；栅极绝缘层，其覆盖栅极电极；氧化物半导体层，其配置在栅极绝缘层上的与栅极电极的一部分重叠的位置；层间绝缘层，其覆盖氧化物半导体层的上表面和侧面；以及源极电极和漏极电极，其配置在层间绝缘层上，在层间绝缘层中，从氧化物半导体层侧按顺序层叠第一层间绝缘层、第二层间绝缘层以及第三层间绝缘层，在俯视时与氧化物半导体层重叠的区域具有第一开口部和第二开口部，其中，源极电极和氧化物半导体层在第一开口部接触，漏极电极和氧化物半导体层在第二开口部接触，蚀刻液对第一层间绝缘层、第二层间绝缘层以及第三层间绝缘层的蚀刻速率具有特定的关系。

公开(公告)号：CN108461395A

公开(公告)日：2018-08-28

申请号：CN201810194182.9

申请日：2014-01-24

申请人： 瑞萨电子株式会社

发明人： 佃荣次 ,  片山弘造 ,  园田贤一郎 ,  国清辰也

IPC分类号： H01L21/283 ,  H01L27/115 ,  H01L27/11563 ,  H01L27/11568 ,  H01L27/11573 ,  H01L29/423 ,  H01L21/336 ,  H01L29/792

CPC分类号： H01L29/66545 ,  H01L21/283 ,  H01L27/115 ,  H01L27/11563 ,  H01L27/11568 ,  H01L27/11573 ,  H01L29/4234 ,  H01L29/66833 ,  H01L29/792

摘要： 本发明涉及一种制造半导体器件的方法，包括：(a)在第一区域中经第一绝缘膜在半导体衬底上方形成第一伪栅电极，经第二绝缘膜在半导体衬底上方形成第二伪栅电极，在第二区域中经第三绝缘膜在半导体衬底上方形成第三伪栅电极，第二伪栅电极经第四绝缘膜与第一伪栅电极相邻，第二伪栅电极的高度大于第三伪栅电极的高度；(b)形成层间绝缘层以便与第一至第三伪栅电极的上表面重叠；(c)抛光层间绝缘层、第一至第三伪栅电极的各部分使其上表面从层间绝缘层暴露；(d)去除第一至第三伪栅电极；以及(e)在第一至第三开口部中填充含金属的膜，第一至第三开口部是在步骤(d)中已经去除第一至第三伪栅电极的区域。

公开(公告)号：CN103579117B

公开(公告)日：2018-07-03

申请号：CN201310066157.X

申请日：2013-03-01

申请人： 爱思开海力士有限公司

发明人： 卢径奉 ,  罗相君 ,  殷庸硕 ,  金秀浩 ,  金台瀚 ,  李美梨

IPC分类号： H01L21/8242 ,  H01L21/28 ,  H01L27/108

CPC分类号： H01L21/76841 ,  H01L21/28061 ,  H01L21/283 ,  H01L21/32136 ,  H01L21/32137 ,  H01L21/32139 ,  H01L21/76895 ,  H01L27/10876 ,  H01L27/10885 ,  H01L27/10888 ,  H01L29/4941

摘要： 本发明公开了一种用于制造半导体器件的方法，所述方法包括以下步骤：形成含硅层；在含硅层之上形成含金属层；在含硅层与含金属层之间形成切口防止层；刻蚀含金属层；以及通过刻蚀切口防止层和含硅层来形成导电结构。

公开(公告)号：CN104795444B

公开(公告)日：2018-05-22

申请号：CN201510084707.X

申请日：2010-12-07

申请人： 英特尔公司

发明人： M·T·博尔 ,  T·加尼 ,  N·M·拉哈尔-乌拉比 ,  S·乔希 ,  J·M·施泰格瓦尔德 ,  J·W·克劳斯 ,  J·黄 ,  R·马茨凯维奇

IPC分类号： H01L29/78 ,  H01L21/768 ,  H01L21/336 ,  H01L21/28 ,  H01L29/49

CPC分类号： H01L21/76897 ,  H01L21/28123 ,  H01L21/28229 ,  H01L21/28255 ,  H01L21/283 ,  H01L21/28562 ,  H01L21/31105 ,  H01L21/76802 ,  H01L21/76831 ,  H01L21/76849 ,  H01L21/76877 ,  H01L23/5226 ,  H01L23/528 ,  H01L23/535 ,  H01L29/0847 ,  H01L29/16 ,  H01L29/42364 ,  H01L29/456 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/512 ,  H01L29/517 ,  H01L29/518 ,  H01L29/66477 ,  H01L29/665 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/78 ,  H01L29/785 ,  H01L2029/7858 ,  H01L2924/0002 ,  H01L2924/00

摘要： 本发明涉及自对准接触部。一种晶体管，包括衬底、在所述衬底上的间隔体对、在所述衬底上且在所述间隔体对之间的栅极电介质层、在所述栅极电介质层上且在所述间隔体对之间的栅电极层、在所述栅电极层上且在所述间隔体对之间的绝缘帽层以及邻近所述间隔体对的扩散区对。所述绝缘帽层形成蚀刻停止结构，所述蚀刻停止结构与所述栅极自对准，并且防止接触部蚀刻使所述栅电极暴露，由此防止所述栅极与所述接触部之间的短路。所述绝缘帽层能够使接触部自对准，这使得较宽接触部的初始构图对构图限制而言更加鲁棒。

公开(公告)号：CN103794487B

公开(公告)日：2018-05-15

申请号：CN201310476134.6

申请日：2013-10-12

申请人： 富士电机株式会社

发明人： 坂口庄司 ,  I·索非亚

IPC分类号： H01L21/288 ,  H01L29/06

CPC分类号： H01L21/283 ,  C23C18/1605 ,  C23C18/1651 ,  C23C18/32 ,  C23C18/42 ,  C25D5/022 ,  C25D5/12 ,  C25D7/123 ,  H01L21/288 ,  H01L21/304 ,  H01L21/6836 ,  H01L23/3185 ,  H01L23/544 ,  H01L29/0657 ,  H01L29/456 ,  H01L29/66333 ,  H01L29/66712 ,  H01L2221/68381 ,  H01L2223/54493 ,  H01L2924/0002 ,  H01L2924/00

摘要： 本发明提供一种防止镀覆层在半导体衬底的另一个主面侧异常析出的同时、能够以低成本且稳定地在半导体衬底的一个主面侧形成镀覆层的半导体器件制造方法。首先，在n‑型半导体衬底的正面和背面分别形成发射极电极和集电极电极。接着，将第一膜粘贴于n‑型半导体衬底的背面。接着，在n‑型半导体衬底的槽部中埋入树脂构件。接着，从n‑型半导体衬底的正面跨至其背面地将第二膜粘贴于n‑型半导体衬底的外周部。将第一膜及第二膜粘贴成以将残留在第一膜及第二膜与n‑型半导体衬底之间的空气挤出。然后，在将第一膜及第二膜粘贴于n‑型半导体衬底的状态下进行无电解镀覆处理，从而在n‑型半导体衬底的正面侧依次形成镍镀覆层和金镀覆层。

公开(公告)号：CN107996001A

公开(公告)日：2018-05-04

申请号：CN201680050611.4

申请日：2016-06-09

申请人： 桑迪士克科技有限责任公司

发明人： S.佩里 ,  R.S.马卡拉 ,  S.科卡 ,  R.沙朗帕尼

IPC分类号： H01L27/11582 ,  H01L27/02 ,  H01L27/1157 ,  H01L21/283 ,  H01L27/115

CPC分类号： H01L27/115 ,  H01L21/283 ,  H01L27/0207 ,  H01L27/1157 ,  H01L27/11582

摘要： 绝缘层和牺牲材料层的交替堆叠体可以形成在基板之上。穿过交替堆叠体形成存储器堆叠体结构和背侧沟槽。通过对绝缘层有选择性地从背侧沟槽移除牺牲材料层来形成背侧凹陷。沉积含钴材料，使得含钴材料至少在相应的背侧凹陷中的含钴材料部分的相邻对之间连续地延伸。在升高的温度下进行退火，以使含钴材料的垂直延伸部分迁移到背侧凹陷中，从而形成被限制在背侧凹陷内的垂直分开的含钴材料部分。绝缘层的侧壁可以是圆化的或者锥形的，以促进含钴材料的迁移。

公开(公告)号：CN105047671B

公开(公告)日：2018-04-10

申请号：CN201510184664.2

申请日：2015-04-17

申请人： 乐金显示有限公司

发明人： 崔淳铉 ,  辛基泽 ,  赵哲熙 ,  卢泰允

IPC分类号： H01L27/12 ,  H01L29/786 ,  G02F1/1362

CPC分类号： H01L21/84 ,  G02F1/133345 ,  G02F1/134363 ,  G02F1/13439 ,  G02F1/13458 ,  G02F1/1368 ,  G02F2001/134372 ,  G02F2201/121 ,  G02F2201/123 ,  H01L21/283 ,  H01L21/31111 ,  H01L21/31133 ,  H01L21/32133 ,  H01L23/291 ,  H01L23/293 ,  H01L23/3192 ,  H01L27/1222 ,  H01L27/124 ,  H01L27/1244 ,  H01L27/1248 ,  H01L27/1259 ,  H01L27/127 ,  H01L29/41733 ,  H01L29/42384 ,  H01L29/66765 ,  H01L29/78618 ,  H01L29/78669 ,  H01L2021/775 ,  H01L2924/0002 ,  H01L2924/00

摘要： 本公开提供了一种用于显示装置的阵列基板及其制造方法，并且在源极/漏极金属图案与位于源极/漏极金属图案上方的钝化层之间形成有透明电极图案(ITO)，上述源极/漏极金属图案和钝化层形成在用于显示面板的阵列基板的非有源区的钝化孔区中。因此，可以防止由于在钝化孔区中金属层和钝化层之间粘合强度不足而产生的层离现象或钝化层的材料的剥离所引起的显示故障。

公开(公告)号：CN102881717B

公开(公告)日：2018-04-06

申请号：CN201210404971.3

申请日：2012-10-22

申请人： 上海集成电路研发中心有限公司

发明人： 孙德明

IPC分类号： H01L29/06 ,  H01L21/02

CPC分类号： H01L29/0619 ,  H01L21/283 ,  H01L21/322 ,  H01L29/0607 ,  H01L29/0878 ,  H01L29/402 ,  H01L29/404 ,  H01L29/7811

摘要： 本发明提供一种半导体高压器件的保护环结构及其制造方法，其保护环结构包括第一N型单晶硅衬底、第二N型单晶硅衬底、间断的氧化层、金属场板、器件区、多个P+型注入扩散环和等位环；其中，第二N型单晶硅衬底为从第一N型单晶硅衬底上外延一层的N型单晶层；且其掺杂浓度低于第一N型单晶硅衬底。并且，在P+型注入扩散环的内侧，还嵌有零偏压下完全耗尽的N型注入扩散环。因此，在相同的耐压值的情况下，本发明的场板加场限环结构，不仅优化每一个环间距缩，减少了环的数目，节省面积，同时也缩短保护环设计时间。

公开(公告)号：CN107750386A

公开(公告)日：2018-03-02

申请号：CN201680038179.7

申请日：2016-07-01

申请人： 三井化学东赛璐株式会社

发明人： 镰田润 ,  川崎登 ,  宇杉真一 ,  助川诚 ,  木下仁 ,  五十岚康二 ,  森本哲光

IPC分类号： H01L21/304 ,  B32B27/00 ,  B32B27/30 ,  C09J7/20 ,  C09J133/04 ,  C09J201/02 ,  H01L21/683

CPC分类号： H01L21/6836 ,  B32B27/00 ,  B32B27/30 ,  C09J7/30 ,  C09J133/04 ,  C09J133/10 ,  C09J201/02 ,  C09J2201/36 ,  C09J2201/622 ,  C09J2203/326 ,  C09J2433/00 ,  C09J2463/00 ,  H01L21/283 ,  H01L21/304 ,  H01L21/683 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L2221/68386

摘要： 本发明的目的在于提供一种半导体晶片表面保护膜，其可良好地追随于半导体晶片的电路形成面的凹凸而贴附、且即便经过高温工序的情形时也可抑制剥离时的晶片的破裂、残胶。本发明的半导体晶片表面保护膜依次具有基材层A、粘着性吸收层B及粘着性表层C，粘着性吸收层B包含含有热固性树脂b1的粘着剂组合物，粘着性吸收层B的于25℃以上且小于250℃的范围内的储能模量G'b的最小值G'bmin为0.001MPa以上且小于0.1MPa，250℃时的储能模量G'b250为0.005MPa以上，且显示出G'bmin的温度为50℃以上且150℃以下，粘着性表层C的于25℃以上且小于250℃的范围内的储能模量G'c的最小值G'cmin为0.03MPa以上。