-
公开(公告)号:CN118431260A
公开(公告)日:2024-08-02
申请号:CN202410540813.3
申请日:2024-04-30
申请人: 西安电子科技大学
IPC分类号: H01L29/06 , H01L29/778 , H01L21/335
摘要: 本发明涉及一种改善电场特性的增强型氮化镓器件结构及其制备方法,氮化镓器件结构包括:缓冲层、势垒层、P型GaN层、N型AlGaN层、源极、漏极和栅极,其中,缓冲层和势垒层层叠,且缓冲层和势垒层之间形成二维电子气沟道;P型GaN层和N型AlGaN层均位于二维电子气沟道靠近势垒层的一侧,P型GaN层的侧面与N型AlGaN层的侧面相接触;源极和漏极分布在二维电子气沟道靠近势垒层的一侧;栅极覆盖P型GaN层和N型AlGaN层,与势垒层相接触,且位于源极和漏极之间。本发明的器件实现了高跨导、高输出电流、高功率密度、高阈值电压等优良电学特性,并且具有较好的耐高温特性,在极端环境下也具备较好的稳定性。
-
公开(公告)号:CN115863472A
公开(公告)日:2023-03-28
申请号:CN202211460588.X
申请日:2022-11-17
申请人: 西安电子科技大学重庆集成电路创新研究院
IPC分类号: H01L31/18 , H01L31/107 , H01L31/0304
摘要: 本发明涉及一种片上可集成的氮化镓基雪崩光电探测器及其制备方法,包括:制备P型掺杂的氮化镓层;在P型掺杂的氮化镓层上制备第一N型掺杂的氮化镓层;在第一N型掺杂的氮化镓层上制备第二N型掺杂的氮化镓层;在第二N型掺杂的氮化镓层上沉积阴极材料形成阴极;通过有机键合方法将外延片的阴极键合在SOI衬底上;在P型掺杂的氮化镓层上沉积阳极材料形成阳极;在P型掺杂的氮化镓层两端内制备硅局部氧化隔离层,且硅局部氧化隔离层的底端位于第一N型掺杂的氮化镓层内。本发明利用半导体键合技术及使用Ⅲ‑Ⅴ族材料与SOI衬底设计,提高了器件的集成度和性能,解决了衬底外延晶体质量差的问题,器件具有深紫外波段探测能力和更强抗辐射特性。
-
公开(公告)号:CN116722040A
公开(公告)日:2023-09-08
申请号:CN202310545127.0
申请日:2023-05-15
申请人: 西安电子科技大学
IPC分类号: H01L29/778 , H01L29/36 , H01L29/06 , H01L21/335 , H01L29/423
摘要: 本发明公开了一种增强型GaN基HEMT器件结构及其制备方法,包括:依次位于SiC衬底层上的AlN成核层和GaN缓冲层;N+GaN区,位于GaN缓冲层中;GaN凸台,位于GaN缓冲层上,且其紧接N+GaN区;源电极和漏电极,分别位于GaN缓冲层两端的表面;AlGaN势垒层,位于源电极和漏电极之间的GaN缓冲层、GaN凸台和N+GaN区上;SiN钝化层,位于源电极和漏电极之间的AlGaN势垒层上;栅电极,贯穿SiN钝化层位于AlGaN势垒层上,且与GaN凸台正相对;其中,N+GaN区,位于漏电极和栅电极之间的GaN缓冲层中。本发明是一种新型的增强型GaN基HEMT器件结构,具有较高的器件性能。
-
公开(公告)号:CN116013958A
公开(公告)日:2023-04-25
申请号:CN202211698317.8
申请日:2022-12-28
申请人: 西安电子科技大学
IPC分类号: H01L29/06 , H01L29/20 , H01L29/423 , H01L29/778 , H01L21/335
摘要: 本发明涉及一种增强型氮化镓器件结构及其制备方法,结构包括:衬底层;GaN缓冲层,位于衬底层之上;AlGaN势垒层,位于GaN缓冲层之上,AlGaN势垒层的凹槽结构包括相通的第一凹槽和第二凹槽;第一P型氮化镓栅帽层、第二P型氮化镓栅帽层设置在凹槽结构中;栅电极位于P型氮化镓栅帽层之上;源电极和漏电极位于AlGaN势垒层上表面的两端;钝化层位于AlGaN势垒层之上;栅场板位于钝化层之上。本发明的增强型氮化镓器件结构避免了削弱器件栅控能力的问题,兼顾了器件的优秀输出特性与较高的阈值电压,较好地保留了氮化镓器件高温稳定性好、载流子迁移率高的特点。
-
公开(公告)号:CN116314268A
公开(公告)日:2023-06-23
申请号:CN202310280147.X
申请日:2023-03-21
申请人: 西安电子科技大学
IPC分类号: H01L29/06 , H01L29/20 , H01L29/201 , H01L29/41 , H01L21/336 , H01L29/78 , H01L23/367 , H01L23/373
摘要: 本发明公开了一种抑制自热效应的氮化镓器件,包括:金刚石衬底、石墨烯层、氮化镓缓冲层、P型氮化镓层、铝镓氮势垒层、钝化层、金刚石散热层、漏极、栅极和源极;金刚石衬底、石墨烯层和氮化镓缓冲层由下至上依次设置;漏极和源极分别位于氮化镓缓冲层上;铝镓氮势垒层位于漏极和源极之间;钝化层位于铝镓氮势垒层的表面;栅极下端穿过钝化层与铝镓氮势垒层接触;P型氮化镓层位于氮化镓缓冲层内部;金刚石散热层位于钝化层的表面。本发明还提供一种抑制自热效应的氮化镓器件的制备方法,本发明从提高器件散热能力和调制栅漏电场两个维度来抑制器件的自热效应,因此可较大程度的降低器件温度、抑制自热效应、改善器件因升温而造成的性能退化。
-
-
-
-