电化学储能电池荷电状态估算方法、装置及系统

    公开(公告)号:CN111190111A

    公开(公告)日:2020-05-22

    申请号:CN202010036970.2

    申请日:2020-01-14

    IPC分类号: G01R31/367 G01R31/387

    摘要: 本发明实施例提供一种电化学储能电池荷电状态估算方法、装置及系统,属于深度学习技术领域。所述方法包括:电池端获取储能电池系统的实时运行参数以及设定时间内的SOC标定数据;分别根据预设的神经网络模型以及常规SOC估算方法,利用实时运行参数,得到本地SOC估算值;将SOC标定数据、实时运行参数以及本地SOC估算值上传云端服务器,以便云端服务器根据上述数据和初始神经网络模型,得到电池端神经网络模型;电池端分别根据电池端神经网络模型以及常规SOC估算方法,利用当前的实时运行参数,得到当前SOC估算值,并将上述两种数据上传云端服务器,以便利用更新后的电池端神经网络模型得到SOC估算值。本发明实施例适用于储能电池系统的SOC估算。

    芯片保护电路、芯片、电子设备及芯片保护方法

    公开(公告)号:CN118336653A

    公开(公告)日:2024-07-12

    申请号:CN202410281016.8

    申请日:2024-03-12

    IPC分类号: H02H7/20 H02H7/10

    摘要: 本发明涉及半导体技术领域,尤其涉及一种芯片保护电路、芯片、电子设备及芯片保护方法。该电路包括:驱动器保护电路以及接收器保护电路;其中,所述驱动器保护电路与所述芯片的驱动器的第一使能端连接;所述接收器保护电路与所述芯片的接收器的第二使能端连接;所述驱动器保护电路,用于控制所述第一使能端的电平,以对所述驱动器进行保护;所述接收器保护电路,用于控制所述第二使能端的电平,以对所述接收器进行保护。本发明能够降低成本且提高电路响应速度。

    高低边死区时间控制电路及方法、开关电路、芯片

    公开(公告)号:CN117614293A

    公开(公告)日:2024-02-27

    申请号:CN202311308658.4

    申请日:2023-10-10

    IPC分类号: H02M7/219 H02M1/088 H02M1/00

    摘要: 本发明涉及集成电路领域,提供一种高低边死区时间控制电路及方法、开关电路、芯片。所述高低边死区时间控制电路包括:低边驱动电路,用于根据低边PWM控制信号控制下臂功率管的开关动作;高边驱动电路,用于将低边PWM控制信号转换为高边PWM控制信号,根据高边PWM控制信号控制上臂功率管的开关动作;死区时间控制电路,用于控制下臂功率管由导通变为关断到上臂功率管由关断变为导通以及上臂功率管由导通变为关断到下臂功率管由关断变为导通的死区时间。本发明的死区时间控制电路的开关管采用电阻负载,降低了高低边开关互锁信号的切换时间。

    驱动芯片死区时间的测量装置、系统和方法

    公开(公告)号:CN117097112A

    公开(公告)日:2023-11-21

    申请号:CN202311069828.8

    申请日:2023-08-23

    摘要: 本发明公开了一种驱动芯片死区时间的测量装置、系统和方法,驱动芯片死区时间的测量装置包括:可调电阻电路,与驱动桥臂的中点连接,用于在上桥臂导通、下桥臂关断时,为当前通路提供第一预设阻值的电阻,以及在上桥臂关断、下桥臂导通时,为当前通路提供第二预设阻值的电阻,其中,中点为上桥臂与下桥臂之间的连接点;第一直流电源,连接在可调电阻电路与地之间,第一直流电源用于提供第一直流电压;波形采集器,与中点连接,用于采集中点输出的波形。本发明实施例的驱动芯片死区时间的测量装置,操作简单,测量结果直观,并且,能够灵活调整上升/下降沿幅值以及内部控制开关流过的电流,便于全面的评估死区时间。

    用于I2C总线的热插拔保护电路、接口芯片及热插拔系统

    公开(公告)号:CN117033280A

    公开(公告)日:2023-11-10

    申请号:CN202310760957.5

    申请日:2023-06-26

    IPC分类号: G06F13/40 G06F13/42

    摘要: 本发明实施例提供一种用于I2C总线的热插拔保护电路、接口芯片及热插拔系统,属于热插拔技术领域。该电路热插拔保护电路包括控制电路、上拉电路和切断电路,控制电路的两个输入端分别接入I2C总线和次板电源VDD,输出端连接上拉电路的第一输入端,切断电路的输入端连接VDD,输出端连接上拉电路的第二输入端,上拉电路的输出端接入I2C总线。所述控制电路被配置为在VDD先插入的情况下,在设定时间导通上拉电路,以通过上拉电路来拉高悬空的I2C总线。所述切断电路被配置为在I2C总线先插入的情况下,切断VDD与I2C总线之间的电流流入通路。本发明实施例解决了由于插入顺序和上电顺序导致的不良热插拔的缺陷,减少了软硬件负担。

    动态偏置电路、输出级偏置补偿电路、轨到轨运放及芯片

    公开(公告)号:CN116915234A

    公开(公告)日:2023-10-20

    申请号:CN202310694090.8

    申请日:2023-06-12

    摘要: 本发明涉及芯片技术领域,公开一种动态偏置电路、输出级偏置补偿电路、轨到轨运放及芯片。所述动态偏置电路包括:差分共源输入级,其输入与前级输出相连,以及其输出与轨到轨运放的CLASS‑AB输出级的栅极相连,其中,响应于所述前级输出的变化,所述差分共源输入级的电流变化,以引发所述CLASS‑AB输出级的栅极电压变化;辅助放大级,用于放大所述CLASS‑AB输出级的栅极电压变化;以及反馈级,用于将经放大的所述CLASS‑AB输出级的栅极电压变化反馈至所述CLASS‑AB输出级的栅极,以通过引发所述CLASS‑AB输出级的栅极处的阻抗变化来动态调整所述CLASS‑AB输出级的偏置电压。本发明可动态调整CLASS‑AB输出级的偏置电压和控制路径上的尾电流,从而可同时增强压摆率及负载驱动能力。