公开(公告)号：CN1506842A

公开(公告)日：2004-06-23

申请号：CN03147631.7

申请日：2003-07-15

Applicant: 三星电子株式会社

Inventor： 庆桂显

IPC: G06F12/08

CPC classification number: G06F13/4234 ,  G06F13/4247 ,  G11C7/10 ,  G11C7/1051 ,  G11C7/1078

Abstract: 本发明说明了一种存储系统、存储模块和存储器件。存储系统包括在第一信号路径上串联配置的多个存储模块。第一信号路径和第二信号路径在存储模块和存储器控制器之间传送存储器控制和数据信号。存储器控制器在第一和第二信号路径上发送和接收控制信号和数据信号。第一和第二信号路径彼此连接，以便存储模块以环状配置连接。控制信号和数据信号在第一和第二信号路径的相反方向上传送。第一和第二信号路径被数据信号和控制信号共享。存储模块包括多功能端口，其中每个可以接收控制信号和数据信号并且重新驱动信号到所连接的信号路径上。按照本发明的存储器件可以包括多功能导线或引线，它们可以接收和重新驱动控制信号和数据信号。

公开(公告)号：CN105321572A

公开(公告)日：2016-02-10

申请号：CN201510388394.7

申请日：2015-07-03

Applicant: 三星电子株式会社

Inventor： 金润 ,  庆桂显 ,  金经纶 ,  尹翔镛

IPC: G11C16/26 ,  G11C16/10

Abstract: 提供一种存储设备的读取方法，包括：基于存储编程时间根据时间戳表格以及指示由于编程经过时间所致的读取电平偏移的时间-读取电平查找表来执行第一读操作；根据第一读操作的结果确定是否调整时间-读取电平查找表；由于确定需要调整时间-读取电平查找表的结果，通过谷搜索操作调整时间-读取电平查找表；以及基于时间戳表格和调整的时间-读取电平查找表执行第二读操作。

公开(公告)号：CN100541447C

公开(公告)日：2009-09-16

申请号：CN200510091336.4

申请日：2005-05-20

Applicant: 三星电子株式会社

Inventor： 蔡武成 ,  庆桂显

IPC: G06F12/00 ,  G06F13/00 ,  G11C5/00 ,  H01L27/10

CPC classification number: G06F11/1666 ,  G06F11/2056 ,  G11C5/04 ,  G11C5/063 ,  G11C7/1045

Abstract: 提供了用于改进的镜像模式操作的系统、器件和方法。通过使用共用于两个存储器件的预先存在命令信号和被独立施加于每个器件的非共享公共信号的组合，本发明的实施例可以工作于镜像模式，借此避免了由于短线负载而导致的不希望的数据衰减。由于与传统技术相比，本发明的实施例并不要求附加的专用端子和/或垫板，因此有可能在更小的器件封装中实现镜像模式操作。

公开(公告)号：CN1577840A

公开(公告)日：2005-02-09

申请号：CN200410062142.7

申请日：2004-07-02

Applicant: 三星电子株式会社

Inventor： 庆桂显

IPC: H01L25/00

CPC classification number: H01L25/0657 ,  H01L2224/32014 ,  H01L2224/48091 ,  H01L2224/4824 ,  H01L2224/4911 ,  H01L2225/0651 ,  H01L2225/06572 ,  H01L2225/06586 ,  H01L2924/01068 ,  H01L2924/15311 ,  H01L2924/19107 ,  H01L2924/00014

Abstract: 本发明公开一种半导体器件的堆叠封装，其包括第一基板、第一半导体芯片、第二基板、至少一个第二半导体芯片和至少一个第三基板。第一基板具有安装在第一表面上的外连接端和与第一表面相对的第二表面的多个焊盘。第一半导体芯片安装在第一基板的第二表面上。第二基板的第一表面贴于第一半导体芯片，包括与第一表面相对的第二表面外围的多个外焊盘、第一与第二表面间贯穿的窗口、第二表面窗口周围的内焊盘。第二半导体芯片安装在第二基板的第二表面上。至少一个第三基板贴于第二半导体芯片的第一表面，包括与第一表面相对的第二表面外围的多个外焊盘、第一与第二表面间贯穿的窗口、及第二表面窗口周围的内焊盘。第一、二半导体芯片有中心焊垫结构。

公开(公告)号：CN1574061A

公开(公告)日：2005-02-02

申请号：CN200410059713.1

申请日：2004-06-21

Applicant: 三星电子株式会社

Inventor： 庆桂显

IPC: G11C5/00 ,  G11C5/06 ,  H01L23/32

CPC classification number: H05K1/0246 ,  G06F13/4086 ,  H05K1/14 ,  H05K2201/10022 ,  H05K2201/10446

Abstract: 提供一种提供端接的装置，用于提供与通过总线传输的信号端接；及一种使用该装置的存储系统，其可以避免插座数量的增加和连续性模块的使用。该提供端接的装置包括：一个端接电阻，其一端连接到端接电压，其结构呈凹形，以便安装在存储模块上端，或结构呈凸形，以便安装在插座中。该存储系统使用该提供端接的装置，其有一个安装在存储模块上端的凹形端接盖；一个安装在插座中的凸形端接盖及一个安装在两个存储模块上端并在两个存储模块之间形成信号路由的顶部母线延伸元件。

公开(公告)号：CN1380607A

公开(公告)日：2002-11-20

申请号：CN01138694.0

申请日：2001-12-28

Applicant: 三星电子株式会社

Inventor： 俞昌植 ,  庆桂显

IPC: G06F12/00 ,  G06F12/08

CPC classification number: G11C7/106 ,  G11C7/1006 ,  G11C7/1039 ,  G11C7/1051 ,  G11C2207/107

Abstract: 一种用于预取数据的存储器件,此存储器件具有一个存储单元阵列,它带有本地读出放大器,用来接收从存储单元阵列里所预取的数据比特。此存储器件还包括一个串化器,以及把本地读出放大器连接到串化器的数据路径。转接器插入到数据路径的两级之间,它们可以把数据比特从一条数据路径转移到另一条数据路径。优选地,它们做为两级之间的门的一部分而完成上述工作,而这些级则受内部时钟信号的控制。照这样,排序是分散在数据路径里的,因而对数据的速率没有限制。再者,所使用的空间基本上保持最小。

公开(公告)号：CN118940306A

公开(公告)日：2024-11-12

申请号：CN202410587702.8

申请日：2024-05-13

Applicant: 三星电子株式会社

Inventor： 黄俊洙 ,  庆桂显 ,  朴芝蒝 ,  梁承焕 ,  李东彬

IPC: G06F21/62 ,  G06F16/22 ,  G06F16/25 ,  G06F16/28 ,  H04L67/10 ,  G06Q20/08 ,  G06Q30/0601 ,  G06Q50/04

Abstract: 提供了一种半导体组件供应服务器。服务器包括接口、数据库和提议列表生成电路。该接口通过网络连接到客户设备和用户设备，并从客户设备接收产品的生产请求，并从用户设备接收组件参数，每个组件参数包括与半导体生产相关的组件的可支持规范。数据库存储组件参数。提议列表生成电路基于组件参数的可支持规范来对生产请求中指示的用于产品生产的组件进行分类，基于组件参数中与分类的组件匹配的组件参数来确定一个或多个瓶颈组件，并且基于一个或多个瓶颈组件来生成一个或多个提议列表。通过接口将一个或多个提议列表发送到客户设备。

公开(公告)号：CN103137199A

公开(公告)日：2013-06-05

申请号：CN201210505018.8

申请日：2012-11-30

Applicant: 三星电子株式会社

Inventor： 尹翔镛 ,  庆桂显 ,  李哲昊 ,  郑宰镛

IPC: G11C16/06 ,  G11C29/42

CPC classification number: G11C16/06 ,  G06F11/1072 ,  G06F12/0246 ,  G06F2212/7211 ,  G11C11/5621 ,  G11C16/349 ,  G11C16/3495 ,  G11C2029/0411

Abstract: 公开了一种存储器系统、数据存储设备、存储卡和固态驱动器，存储器系统包括：具有用户区和缓冲区的非易失性存储器；以及管理模式改变操作的磨损等级控制逻辑，在模式改变操作中，基于非易失性存储器的磨损等级信息，用户区的存储器块被部分改变到缓冲区。

公开(公告)号：CN100555204C

公开(公告)日：2009-10-28

申请号：CN200510091331.1

申请日：2005-05-08

Applicant: 三星电子株式会社

Inventor： 李起薰 ,  庆桂显 ,  俞昌植

IPC: G06F3/06

Abstract: 一种包括多个存储器装置的存储器模块。控制存储器模块的方法，其包括在模式寄存器设置操作期间，通过指令/地址总线，从存储器控制器到每个集成电路存储器装置，提供模式寄存器设置指令。通过信号线路，从存储器控制器到集成电路存储器装置之一的第一个，提供禁止信号以禁止第一集成电路存储器装置的模式寄存器设置指令的执行。通过信号线路，从存储器控制器到集成电路存储器装置之一的第二个，提供使能信号以使能第二集成电路存储器装置的模式寄存器设置指令的执行。而且，在模式寄存器设置操作期间，所述禁止信号不提供给第二集成电路存储器装置，以及所述使能信号不提供给第一集成电路存储器装置。同时论述了相关的系统、装置和附加的方法。

公开(公告)号：CN1263039C

公开(公告)日：2006-07-05

申请号：CN01117792.6

申请日：2001-05-17

Applicant: 三星电子株式会社

Inventor： 庆桂显

IPC: G11C8/00 ,  G11C7/00

CPC classification number: G11C7/22 ,  G11C7/1006 ,  G11C7/1072 ,  G11C8/18 ,  G11C11/4096

Abstract: 公开了一种由存储器控制器所控制的存储器设备，包括：一时钟输入管脚，用于接收时钟信号；多个芯片选择信号输入管脚，用于从所述存储器控制器接收各自的行和列地址选通的芯片选择信号；多个命令输入管脚，用于从所述存储器控制器接收各自的行和列命令；多个行地址输入管脚，用于从所述存储器控制器接收行地址；和多个列地址输入管脚，用于从所述存储器控制器接收列地址，其中，所述相应命令是响应于所述时钟信号的至少一个边缘而接收的，该时钟信号的至少一个边缘与它们各自的芯片选择信号同步。