公开(公告)号：CN107527917B

公开(公告)日：2019-12-10

申请号：CN201710768034.9

申请日：2017-08-31

申请人： 上海华虹宏力半导体制造有限公司

发明人： 许昭昭 ,  钱文生 ,  胡君

IPC分类号： H01L27/11568 ,  H01L29/10 ,  H01L29/423

摘要： 本发明公开了一种1.5T耗尽型SONOS非挥发性存储器，存储管和选择管共用同一N型掺杂的沟道区；存储管和选择管的多晶硅栅之间通过侧墙隔离；沟道由被存储管的第一多晶硅栅覆盖第一部分沟道和被选择管的第二多晶硅栅覆盖的第二部分沟道串联形成；第一多晶硅栅为N+掺杂，使形成第一部分沟道的阈值电压低于0V；第二多晶硅栅为P+掺杂，利用P+掺杂的功函数更大的特征，使形成第二部分沟道的阈值电压提高到大于0V，从形成存储管为耗尽型以及选择晶体管为增强型的结构，通过共用的沟道注入来提高沟道的均匀性和一致性。本发明还公开了一种1.5T耗尽型SONOS非挥发性存储器的制造方法。本发明能简化工艺并提高器件的性能。

公开(公告)号：CN106057670B

公开(公告)日：2019-06-11

申请号：CN201610671728.6

申请日：2016-08-16

申请人： 上海华虹宏力半导体制造有限公司

发明人： 钱文生

IPC分类号： H01L21/331 ,  H01L29/739 ,  H01L29/06 ,  H01L29/423

摘要： 本发明公开了一种电荷存储型IGBT，包括：漂移区，沟道区，电荷存储层和多个沟槽，各沟槽穿过沟道区和电荷存储层进入到漂移区中；在沟槽中形成有栅介质层和多晶硅栅；各多晶硅栅为第二导电类型重掺杂且和电荷存储层的掺杂类型相反，被多晶硅栅侧面覆盖的沟道区表面用于形成沟道；各多晶硅栅的底部段侧面覆盖相邻的电荷存储层，在器件反向偏置时各多晶硅栅的底部段对电荷存储层进行横向耗尽，用以改善电荷存储层的电场均匀性从而减少由电荷存储层的引入而带来的对器件的击穿电压的下降。本发明还公开了一种电荷存储型IGBT的制造方法。本发明能有效增大器件的击穿电压。

公开(公告)号：CN105810680B

公开(公告)日：2019-06-11

申请号：CN201610144922.9

申请日：2016-03-15

申请人： 上海华虹宏力半导体制造有限公司

发明人： 钱文生

IPC分类号： H01L27/07 ,  H01L29/10 ,  H01L29/78 ,  H01L29/808 ,  H01L21/8232

摘要： 本发明公开了一种JFET，集成于LDMOS中，JFET的栅极区和LDMOS的沟道区共用，JFET和LDMOS的漂移区和漏区分别共用；JFET的栅极区底部的深阱组成JFET的沟道区，JFET的源漏区分别位于JFET的沟道区的两侧；JFET的源区由形成于深阱表面；在JFET的沟道区底部的第一导电类型深阱和第二导电类型半导体衬底的结位置处形成有第二导电类型埋层，埋层和JFET的栅极区一起实现对JFET的沟道区的耗尽，消除衬底和JFET的沟道区底部直接接触时衬底的掺杂浓度的波动对JFET的沟道区的耗尽产生的波动，从而增加器件的稳定性。本发明还公开了一种JFET的制造方法。

公开(公告)号：CN104518027B

公开(公告)日：2019-06-11

申请号：CN201410262236.2

申请日：2014-06-13

申请人： 上海华虹宏力半导体制造有限公司

发明人： 钱文生

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L21/336 ,  H01L21/265

摘要： 本发明公开了一种LDMOS器件，其漂移区由第一漂移区和第二漂移区组成，第一漂移区由形成于硅衬底的选定区域中的离子注入区组成；第二漂移区由形成于硅衬底表面上的掺杂多晶硅组成，第二漂移区叠加在第一漂移区上，漏区形成在第二漂移区中。本发明的第二漂移区的设置能够使得整个漂移区的厚度增加，从而能降低整个漂移区的寄生电阻越小，并能有效增加器件的线性电流、降低器件的导通电阻；本发明器件还能保持较高的击穿电压且工艺成本低。本发明还公开了一种LDMOS器件的制造方法。

公开(公告)号：CN104752354B

公开(公告)日：2019-01-04

申请号：CN201310727957.1

申请日：2013-12-25

申请人： 上海华虹宏力半导体制造有限公司

发明人： 刘冬华 ,  钱文生

IPC分类号： H01L21/8246 ,  H01L27/112

摘要： 本发明公开了一种光罩式只读存储器的制造方法，步骤包括：1）形成浅隔离槽，进行P阱注入；2）形成N型埋源漏；3）形成多晶硅栅、第一隔离侧墙和第二隔离侧墙；4）对NMOS进行源漏注入，同时对信息单元“1”的区域进行N型掺杂；5）对PMOS进行源漏注入，同时对信息单元“0”的区域进行P型掺杂；6）在多晶硅栅上形成金属硅化物，完成光罩式只读存储器的制作。本发明通过改变光罩式只读存储器的代码写入方法及器件结构，让信息单元“1”采用N型多晶硅栅，信息单元“0”采用P型多晶硅栅，由于N型与P型多晶硅栅的阈值电压只相差约1.12eV，且该差值稳定，从而使得信息“0”的写入得以实现，并保证了器件均一性。

公开(公告)号：CN104701371B

公开(公告)日：2018-10-26

申请号：CN201310659228.7

申请日：2013-12-09

申请人： 上海华虹宏力半导体制造有限公司

发明人： 钱文生

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L21/336

摘要： 本发明公开了一种射频LDMOS器件，硅外延层由依次形成于硅衬底表面的第一硅外延层、第二硅外延层和第三硅外延层叠加而成；漂移区和沟道区都形成在第三硅外延层中，第二硅外延层形成在漂移区和沟道区的底部，通过第二硅外延层的掺杂浓度大于第一和三硅外延层的掺杂浓度。通过调节第三硅外延层的掺杂浓度调节器件的导通电阻以及漏端结击穿电压，第二硅外延层形成一体内RESURF结构并用于降低漂移区的表面电场、减少热载流子效应、提高所述射频LDMOS器件的可靠性；第一硅外延层能使漏端结击穿电压维持或提高。本发明公开了一种射频LDMOS器件的制造方法。本发明能降低器件的源漏寄生电容，减少源漏导通电阻，增加驱动电流，提高器件的射频特性。

公开(公告)号：CN104716141B

公开(公告)日：2018-08-21

申请号：CN201310689304.9

申请日：2013-12-16

申请人： 上海华虹宏力半导体制造有限公司

发明人： 刘冬华 ,  石晶 ,  段文婷 ,  钱文生

IPC分类号： H01L27/112 ,  H01L21/8246

摘要： 本发明公开了一种低N型埋源漏电阻的光罩式只读存储器的制造方法，步骤包括：1）形成浅隔离槽，进行P阱注入；2）涂布第一N型埋源漏的光阻，光阻之间的距离小于目标尺寸，曝光，进行砷离子或磷离子注入，形成第一N型埋源漏；3）去除部分光阻，使光阻之间的距离等于目标尺寸；4）进行砷离子注入，形成与第一N型埋源漏相连的第二N型埋源漏；5）形成栅氧、多晶硅栅和栅极隔离侧墙。本发明还公开了用上述方法制作的光罩式只读存储器的结构。本发明采用两次注入的方法，形成特殊T形结构的N型埋源漏，在保持源漏宽度不变、有效沟道长度不受影响的情况下，增加了源漏的深度，从而降低了光罩式只读存储器的源漏电阻。

公开(公告)号：CN108321206A

公开(公告)日：2018-07-24

申请号：CN201810178634.4

申请日：2018-03-05

申请人： 上海华虹宏力半导体制造有限公司

发明人： 许昭昭 ,  孔蔚然 ,  钱文生 ,  房子荃

IPC分类号： H01L29/78 ,  H01L21/336

摘要： 本发明公开了一种LDMOS器件，漂移区场氧为由主体部分和底部部分叠加而成的一体成形结构，在漂移区场氧的形成区域的第一外延层表面形成有第二外延层或第二多晶硅层，对第二外延层或第二多晶硅层进行氧化形成主体部分同时对主体部分底部的第一外延层进行氧化形成底部部分；底部部分会形成一个鸟嘴从而会降低栅介质层和漂移区场氧接触处的电场强度；主体部分能保证漂移区场氧的总厚度并使减少底部部分的厚度减少。本发明还公开了一种LDMOS器件的制造方法。本发明能提高器件的击穿电压，降低器件的导通电阻和关态漏电流，还具有工艺简单的优点。

公开(公告)号：CN108258037A

公开(公告)日：2018-07-06

申请号：CN201810024847.1

申请日：2018-01-11

申请人： 上海华虹宏力半导体制造有限公司

发明人： 钱文生

IPC分类号： H01L29/737 ,  H01L21/331

摘要： 本发明公开了一种锗硅异质结双极晶体管，集电区包括整体集电区和局部集电区并和赝埋层接触；基区由形成于集电区表面的P型锗硅外延层组成；发射区由形成于基区上部的N型多晶硅组成且分成底部多晶硅和顶部多晶硅。局部集电区和底部多晶硅的发射区窗口采用相同的光刻图形定义实现局部集电区和底部多晶硅的完全对准；外基区的离子注入前所述发射区窗口介质层被去除，外基区的带倾角的离子注入和底部多晶硅的侧面自对准，使底部多晶硅外被顶部多晶硅覆盖的交叠外基区的掺杂增加从而降低基区电阻。本发明还公开了一种锗硅异质结双极晶体管的制造方法。本发明能同时提高器件的特征频率和最高振荡频率，适用于器件的超高频的应用需求，且工艺成本低。

公开(公告)号：CN104701368B

公开(公告)日：2018-04-17

申请号：CN201310655616.8

申请日：2013-12-06

申请人： 上海华虹宏力半导体制造有限公司

发明人： 钱文生

IPC分类号： H01L29/78 ,  H01L29/36 ,  H01L21/336

摘要： 本发明公开了一种射频LDMOS器件，漂移区为非均匀掺杂结构，沟道到漏区之间依次为第一、第三和第二漂移区，第一漂移区的掺杂浓度最低，能降低沟道区附近的电场强度和热载流子效应，提高器件的可靠性；第二漂移区采用较高的掺杂浓度，能够降低器件的导通电阻；形成于第二漂移区表面的反掺杂覆盖层能有效地帮助耗尽漂移区、降低器件的输出电容，还能防止未覆盖法拉第屏蔽层的屏蔽介质层的电荷和界面态对器件的影响，使器件特性更加稳定。第二漂移区为过渡区能在不影响器件的可靠性和输出电容的情形下进一步增加器件的驱动电流、降低器件的导通电阻。本发明还公开了一种射频LDMOS器件的制造方法。