公开(公告)号：CN115020409A

公开(公告)日：2022-09-06

申请号：CN202110245765.1

申请日：2021-03-05

申请人： 中国科学院微电子研究所 ,  真芯(北京)半导体有限责任公司

发明人： 姜喆求 ,  杨涛 ,  李俊峰 ,  王文武

IPC分类号： H01L27/108 ,  H01L21/768

摘要： 本发明涉及半导体技术领域，尤其涉及一种半导体器件的制造方法，包括：在衬底上依次形成第一硬掩模和第二硬掩模，衬底包括第一区域和第二区域，第一区域包括第一图形化结构；在第二区域上形成光刻胶图案，以光刻胶图案为掩模对第二区域进行刻蚀，以在第二区域形成第二图形化结构；在第二图形化结构上形成氧化隔离层；去除第二硬掩模；通过增加掩模的方式，在形成第二图形化结构时，尽管消耗第二图形化结构上方的第二硬掩模，可去除第一图形化结构上的第二硬掩模，使第一图形化结构上的第一硬掩模的高度与第二图形化结构上的第一硬掩模的高度相等，以改善图形化侵蚀缺陷，以便于后续工艺的进行。

公开(公告)号：CN115019873A

公开(公告)日：2022-09-06

申请号：CN202110245776.X

申请日：2021-03-05

申请人： 中国科学院微电子研究所 ,  真芯(北京)半导体有限责任公司

发明人： 孙永载 ,  杨红 ,  杨涛 ,  李俊杰 ,  王文武 ,  陈睿

IPC分类号： G11C29/56

摘要： 本申请公开了一种测试元件组及测试方法，测试元件组包括：多个输出驱动器，每个输出驱动器的IO节点端与存储器的一个数据IO端电性连接，用于测试数据IO端输出信号质量，每个输出驱动器包括上拉驱动器和下拉驱动器；上拉驱动器包括多个P型晶体管，下拉驱动器包括多个N型晶体管。通过设计多个输出驱动器分别与存储器的DQ端电连接，由存储器的DQ端分别输入高电平和低电平，并选择性导通输出驱动器中的不同晶体管，从而可测量得到多个电流值，由于这些电流值能反映单个DQ端的输出信号质量，从而可精准判断出单个DQ端输出信号质量好坏，且本申请在TEG阶段便能很早的检测出芯片问题，以进行芯片端面修正，节省测试费用与时间。

公开(公告)号：CN114975093A

公开(公告)日：2022-08-30

申请号：CN202110218741.7

申请日：2021-02-24

申请人： 中国科学院微电子研究所 ,  真芯(北京)半导体有限责任公司

发明人： 姜东勋 ,  具德滋 ,  李相龙 ,  金大镇 ,  郑宇现 ,  李俊杰 ,  周娜 ,  杨红 ,  李俊峰 ,  王文武

IPC分类号： H01L21/033 ,  H01L21/3213

摘要： 本发明公开一种蜂窝状结构的刻蚀方法，涉及半导体器件制备技术领域，以简化工艺步骤，节省制造成本，得到具有七个柱体的蜂窝状结构。蜂窝状结构的刻蚀方法包括：提供一衬底。在所述衬底上形成双层硬掩模结构。采用两次光刻工艺对所述双层硬掩模结构进行处理，获得交错分布的第一图案结构和第二图案结构，所述第一图案结构和所述第二图案结构围合形成多个六边形结构。使用自对准工艺在每个所述六边形结构的中心处形成第三图案结构，得到蜂窝状结构。本发明提供的蜂窝状结构的刻蚀方法用于制备蜂窝状结构。

公开(公告)号：CN114967346A

公开(公告)日：2022-08-30

申请号：CN202110205894.8

申请日：2021-02-24

申请人： 中国科学院微电子研究所 ,  真芯(北京)半导体有限责任公司

发明人： 林锺吉 ,  金在植 ,  张成根 ,  金成昱 ,  梁贤石 ,  贺晓彬 ,  刘强 ,  杨涛 ,  李俊峰 ,  王文武

IPC分类号： G03F7/16

摘要： 本申请属于半导体加工技术领域，具体涉及一种光刻胶涂布方法，光刻胶涂布方法包括：将半导体晶圆放置在装载台上并使半导体晶圆的圆心位于光刻胶喷嘴的正下方；控制装载台带动半导体晶圆旋转，控制光刻胶喷嘴向半导体晶圆的圆心处喷涂光刻胶；控制光刻胶喷嘴的喷涂速率逐渐增加，且当光刻胶喷嘴的喷涂速率达到第一预设值后，控制光刻胶喷嘴的喷涂速率逐渐减小直到半导体晶圆完成喷涂。根据本申请的光刻胶涂布方法，由于半导体晶圆的喷涂初期需要大量的光刻胶，而随着半导体晶圆上被喷涂面积的增加，需要的光刻胶量逐渐减小，本申请通过合理的控制光刻胶喷嘴的喷涂速率，以此减少光刻胶的浪费量。

公开(公告)号：CN114864385A

公开(公告)日：2022-08-05

申请号：CN202110157406.0

申请日：2021-02-04

申请人： 中国科学院微电子研究所 ,  真芯(北京)半导体有限责任公司

发明人： 郭炳容 ,  贺晓彬 ,  丁明正 ,  杨涛 ,  李俊峰 ,  王文武

IPC分类号： H01L21/027 ,  G03F7/16 ,  G03F7/42

摘要： 本发明公开了一种晶圆加工方法，该方法包括：提供晶圆，在所述晶圆表面的边缘区域形成第一光刻胶；在所述晶圆表面涂覆第二光刻胶，所述第二光刻胶覆盖所述第一光刻胶，所述第一光刻胶与所述第二光刻胶的性质不同；利用掩膜对所述第二光刻胶进行曝光显影，以在所述晶圆表面以及所述第一光刻胶上形成图形化的第二光刻胶；基于所述图形化的第二光刻胶以及第一光刻胶，对所述晶圆进行刻蚀，以在所述晶圆上形成与所述第一光刻胶以及所述图形化的第二光刻胶对应的图案。上述方案，有效避免了晶圆边缘图形造成缺陷，扩大了晶圆表面图形的形成范围，增加了晶圆内制备器件的有效面积，提升了半导体器件的产能。

公开(公告)号：CN114744031A

公开(公告)日：2022-07-12

申请号：CN202110021094.0

申请日：2021-01-07

申请人： 中国科学院微电子研究所 ,  真芯(北京)半导体有限责任公司

发明人： 朴相荣 ,  高建峰 ,  项金娟 ,  杨涛 ,  李俊峰 ,  王文武

IPC分类号： H01L29/423 ,  H01L29/49 ,  H01L21/28 ,  H01L27/108

摘要： 本发明公开一种掩埋沟道晶体管及其制造方法、半导体器件及电子设备，涉及半导体制造技术领域，以解决在现有关键尺寸要求下，栅堆叠性能差的问题。所述一种掩埋沟道晶体管包括：基底和栅堆叠；所述基底开设有沟槽，以及形成在所述沟槽内的栅堆叠；所述栅堆叠包括阻挡层和导电层；所述阻挡层位于所述沟槽与所述导电层之间；所述阻挡层的势垒大于预设势垒阈值，所述导电层的导电率大于预设导电率阈值。所述掩埋沟道晶体管用于制造半导体器件。本发明提供的半导体器件应用于电子设备中。

公开(公告)号：CN114695152A

公开(公告)日：2022-07-01

申请号：CN202011561555.5

申请日：2020-12-25

申请人： 中国科学院微电子研究所 ,  真芯(北京)半导体有限责任公司

发明人： 金玄永 ,  郭挑远 ,  徐康元 ,  高建峰 ,  白国斌 ,  杨涛 ,  李俊峰 ,  王文武

IPC分类号： H01L21/62 ,  H01L49/02 ,  H01L27/108 ,  H01L21/8242

摘要： 本发明提供一种半导体器件及其制备方法，提供半导体衬底，半导体衬底上形成有支撑层以及在支撑层内形成有电容柱；在支撑层的上方形成图案化的电极板，图案化的电极板包含完全包围电容柱的连接层，以及位于连接层上方的图案化的覆盖层，连接层的部分区域相对于图案化的覆盖层露出。通过在支撑层的上方形成图案化的电极板，而图案化的电极板包含完全包围电容柱的连接层，以及位于连接层上方的覆盖层，且连接层的部分区域相对于覆盖层露出。本发明实施例在降低了工艺难度的同时，仍然避免半导体器件的电容电极出现弯曲、裂纹或者抬升等现象，且可以应用于小尺寸器件的制备。

公开(公告)号：CN114613730A

公开(公告)日：2022-06-10

申请号：CN202011395571.1

申请日：2020-12-03

申请人： 中国科学院微电子研究所 ,  真芯(北京)半导体有限责任公司

发明人： 丁彦荣 ,  杨涛 ,  李俊峰 ,  王文武

IPC分类号： H01L21/8242

摘要： 本发明涉及一种半导体结构的制造方法和DRAM的形成方法，属于半导体技术领域，解决了现有存储单元区多晶硅光刻套刻偏差与多晶硅层突出而带来的有源区刻蚀损伤问题。方法包括：提供半导体衬底；在存储单元区和部分过渡区中形成隔离层；顺序形成多晶硅层和停止层；将位于存储单元区和至少部分过渡区中的停止层去除；通过CMP去除多晶硅层的位于存储单元区的全部和过渡区中的至少部分并去除停止层的剩余部分；顺序形成金属材料层和绝缘材料层；以及通过刻蚀工艺去除过渡区中的位于半导体衬底上方的多层。通过剥离停止层消除过渡区和外围电路区中的多晶硅层高度差，以避免因光刻套刻偏差与多晶硅层突出导致的有源区刻蚀损伤问题。

公开(公告)号：CN114517863A

公开(公告)日：2022-05-20

申请号：CN202011296350.9

申请日：2020-11-18

申请人： 中国科学院微电子研究所 ,  真芯(北京)半导体有限责任公司

发明人： 金大镇 ,  李俊杰 ,  李琳 ,  杨涛 ,  李俊峰 ,  王文武

IPC分类号： F16L23/04 ,  F16L23/18 ,  F16L23/00

摘要： 本发明提供了一种真空配管连接结构及方法，涉及蚀刻设备制造技术领域，用于解决当前真空配管连接结构拧紧时费时费力，所述真空配管连接结构包括：第一法兰盘，第二法兰盘和管夹；所述第一法兰盘和所述第二法兰盘分别设置在需要连接的真空配管的连接端，且所述第一法兰盘和所述第二法兰盘尺寸相同；所述管夹一侧与所述第一法兰盘旋转锁定，另一侧与所述第二法兰盘旋转锁定；所述管夹中设置有密封圈，对接的真空配管分别位于所述密封圈两侧，安装到位后，密封圈实现对连接真空配管的密封对接。本发明实施例提供的技术方案能够提高配管的组装效率。

公开(公告)号：CN114217193A

公开(公告)日：2022-03-22

申请号：CN202010923207.1

申请日：2020-09-04

申请人： 中国科学院微电子研究所 ,  真芯(北京)半导体有限责任公司

发明人： 李相惇 ,  张欣 ,  杨红 ,  杨涛 ,  李俊峰 ,  王文武

IPC分类号： G01R31/26

摘要： 本公开提供了一种与非门树结构，与非门树结构包括：多个与非门；其中，第一个与非门的第一输入端连接第一输入信号，第一个与非门的输出端作为整个与非门树结构的输出，第一个与非门的第二输入端连接第二个与非门的输出端。本公开的优点在于，本公开为了实现无环形振荡器的面积增加，因此，将输入信号分为与非门树测定用和环形振荡器用两种，两种情况下，均采用包含在输入输出端子内部的与非门电路。两种情况下的输出结果都可以得到。因此，本公开不必扩大的产品的尺寸，利于半导体器件的小型化及成本抑制。