公开(公告)号：CN114744031A

公开(公告)日：2022-07-12

申请号：CN202110021094.0

申请日：2021-01-07

申请人： 中国科学院微电子研究所 ,  真芯(北京)半导体有限责任公司

发明人： 朴相荣 ,  高建峰 ,  项金娟 ,  杨涛 ,  李俊峰 ,  王文武

IPC分类号： H01L29/423 ,  H01L29/49 ,  H01L21/28 ,  H01L27/108

摘要： 本发明公开一种掩埋沟道晶体管及其制造方法、半导体器件及电子设备，涉及半导体制造技术领域，以解决在现有关键尺寸要求下，栅堆叠性能差的问题。所述一种掩埋沟道晶体管包括：基底和栅堆叠；所述基底开设有沟槽，以及形成在所述沟槽内的栅堆叠；所述栅堆叠包括阻挡层和导电层；所述阻挡层位于所述沟槽与所述导电层之间；所述阻挡层的势垒大于预设势垒阈值，所述导电层的导电率大于预设导电率阈值。所述掩埋沟道晶体管用于制造半导体器件。本发明提供的半导体器件应用于电子设备中。

公开(公告)号：CN116669534A

公开(公告)日：2023-08-29

申请号：CN202210146266.1

申请日：2022-02-17

申请人： 中国科学院微电子研究所 ,  真芯(北京)半导体有限责任公司

发明人： 朴相荣 ,  高建峰 ,  杨涛 ,  李俊峰 ,  刘卫兵 ,  王文武

IPC分类号： H10N97/00 ,  H01L23/64 ,  H10B12/00

摘要： 本发明提供了一种电容器、电容器的形成方法及半导体器件，涉及半导体制造技术领域，以防止介电层中的氧向下电极和/或上电极移动，抑制由于隧道效应引起的漏电流，提高电容器的可靠性和稳定性。所述电容器包括：下电极；形成在下电极上的介电层；形成在介电层上的上电极；电容器还包括形成在下电极和介电层之间的五氧化二钽介电膜，和/或，形成在介电层和上电极之间的五氧化二钽介电膜。所述电容器的形成方法应用于上述电容器，所述电容器应用于半导体器件中。

公开(公告)号：CN114597124A

公开(公告)日：2022-06-07

申请号：CN202011415788.4

申请日：2020-12-04

申请人： 中国科学院微电子研究所 ,  真芯(北京)半导体有限责任公司

发明人： 朴相荣 ,  高建峰 ,  刘卫兵 ,  白国斌 ,  项金娟

IPC分类号： H01L21/28 ,  H01L27/108 ,  H01L29/423 ,  H01L29/49

摘要： 本发明涉及半导体技术领域，尤其涉及一种半导体栅极结构及其制作方法，该方法包括：在衬底上形成栅极沟槽；在该栅极沟槽内壁形成栅介质层；在栅介质层上形成堆叠的多层金属阻挡层，每层金属阻挡层包括依次形成的TiN层和TiON层；在所述多层金属阻挡层上形成金属栅，采用堆叠形成TiN层和TiON层的多层金属阻挡层，不仅使得该金属阻挡层的厚度足够薄，同时，还能提高阻挡性能，以免在形成金属栅时产生的含氟气体对栅介质层造成侵蚀和破坏，进而提高了器件性能。

公开(公告)号：CN114496781A

公开(公告)日：2022-05-13

申请号：CN202011173341.0

申请日：2020-10-28

申请人： 中国科学院微电子研究所 ,  真芯(北京)半导体有限责任公司

发明人： 朴相荣 ,  白国斌 ,  高建峰 ,  王桂磊 ,  丁云凌 ,  崔恒玮

IPC分类号： H01L21/3205

摘要： 本发明公开了一种钨膜形成方法，该方法包括：将半导体衬底置于工艺腔室中；向工艺腔室通入含硼气体进行浸润处理；反复交替执行成核层沉积步骤以及气体脉冲处理步骤，以在半导体衬底上形成成核层，其中，成核层沉积步骤包括：向工艺腔室依次通入含硼气体以及含钨气体；气体脉冲处理步骤包括：向工艺腔室通入含硼气体；形成成核层之后，向工艺腔室通入含钨气体以及氢气，在成核层上方形成钨膜。上述方案中，能够抑制钨膜形成过程中硼污染物层的生长，有效改善了成核层表面形态，减小了最终形成的钨膜电阻。