-
公开(公告)号:CN114517292B
公开(公告)日:2025-03-07
申请号:CN202011299798.6
申请日:2020-11-18
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: C23C16/458
Abstract: 本发明实施例公开了一种晶圆托盘结构及设备,其中晶圆托盘结构包括:托盘底和环状结构,盘壁为环状结构,环状结构设置在托盘底的边缘,可对晶圆进行限位;其中,环状结构上环绕设置有弧形凸起;当晶圆放置在托盘底时,弧形凸起的高度大于或等于晶圆的边缘高度,可在CVD工艺过程中防止晶圆边部的离子反射,有效的降低了离子浓度,保证了晶圆边缘部分和中心部分的离子浓度均匀性。
-
公开(公告)号:CN114672775B
公开(公告)日:2025-02-25
申请号:CN202011553419.1
申请日:2020-12-24
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
Abstract: 本发明公开了一种溅射装置以及晶圆镀膜方法,该溅射装置包括反应单元,反应单元包括反应室、置物架和加热件,反应室内设有多种靶材,多种靶材沿反应室的周向间隔设置,置物架上设有至少一个用于放置晶圆的承托位,置物架能够在反应室内转动,以驱使承托位与多种靶材中的任一种对应设置,加热件的数量与承托位的数量一致,加热件与承托位对应设置。在一个反应室内设置多种靶材,以及通过置物架的转动实现晶圆与不同靶材对应设置,实现了晶圆在一个反应室内能够进行多工艺镀膜,提高了生产的效率,另外,减少了反应室的数量,使得溅射装置的制造成本得到降低,此外,无需晶圆频繁离开反应室,避免了环境对晶圆制造过程中产生不良影响。
-
公开(公告)号:CN114381715B
公开(公告)日:2024-10-01
申请号:CN202011124194.8
申请日:2020-10-20
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: C23C16/455 , H01L21/67
Abstract: 本发明公开了一种喷头、半导体设备以及镀膜方法,其中,该喷头应用于半导体设备中对目标对象进行镀膜。该喷头包括:喷头主体,以及层叠设置的第一挡板和第二挡板,第一挡板上分布有第一通孔,第二挡板上分布有第二通孔,且第二挡板能够相对于第一挡板旋转,以调节喷头目标区域内由第一通孔与第二通孔构成的喷射孔的尺寸大小,能够实现多种不同形态的膜层厚度分布。
-
公开(公告)号:CN114093941B
公开(公告)日:2024-06-18
申请号:CN202010751373.8
申请日:2020-07-30
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L29/78 , H01L29/423 , H01L21/336 , H10B12/00
Abstract: 本发明涉及一种晶体管器件、其形成方法和DRAM,属于半导体技术领域,解决了现有技术中由晶体管的尺寸减小而导致的短沟道效应和电流泄漏问题。晶体管器件包括:半导体衬底;栅极沟槽,位于所述半导体衬底中,所述栅极沟槽包括上部和下部,所述下部的截面呈菱形;栅介质层,位于所述栅极沟槽的内壁上;栅导体层,位于所述下部;以及隔离层,位于所述上部,其中,所述隔离层和所述栅导体层位于所述栅介质层的内壁上。改善了短沟道效应并减少了电流泄漏。
-
公开(公告)号:CN111900164B
公开(公告)日:2023-10-10
申请号:CN202010574927.1
申请日:2020-06-22
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
Abstract: 本申请涉及半导体技术领域,具体涉及一种半导体结构,包括:衬底,具有由隔离结构所定义出的有源区;埋入式字线,沿着第一方向延伸跨过所述有源区;埋入式位线,沿至少部分所述隔离结构延伸,且延伸方向与所述第一方向相交;气隙,位于相邻的两个所述埋入式字线之间。通过将埋入式位线形成在隔离结构中,降低了位线‑单元的耦合作用,改善了数据感测裕度,再者,本申请在相邻的埋入式字线之间形成气隙,由于空气的介电常数较小,这样可以降低相邻埋入式字线的耦合作用,达到降低了相邻的有源区之间的行锤击效应,提高了半导体器件的可靠性。
-
公开(公告)号:CN114975232A
公开(公告)日:2022-08-30
申请号:CN202110206308.1
申请日:2021-02-24
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/768
Abstract: 本申请公开了一种半导体器件的金属布线,包括:在基板上并排排列的多条金属线图案,多条金属线图案包括用于传输控制信号的第一金属线和用于传输电源信号的第二金属线;在第一金属线之间的空余区域、第一金属线与第二金属线之间的空余区域均设置有齿状虚设金属图案;在第二金属线之间的空余区域设置有条状虚设金属图案。本申请考虑金属线图案传输的信号类型,进而对金属线图案周围的虚设金属图案形状进行多样化配置,由于齿状虚设金属图案能够减少与第一金属线之间的相邻面,因此可减少金属线和虚设金属图案之间的信号串扰,同时还可以加强周围使用的电源信号;针对用于传输电源信号的金属线之间的空余区域仍配置版图设计及制备工艺简单的条状虚设金属图案。
-
公开(公告)号:CN114744031A
公开(公告)日:2022-07-12
申请号:CN202110021094.0
申请日:2021-01-07
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L29/423 , H01L29/49 , H01L21/28 , H01L27/108
Abstract: 本发明公开一种掩埋沟道晶体管及其制造方法、半导体器件及电子设备,涉及半导体制造技术领域,以解决在现有关键尺寸要求下,栅堆叠性能差的问题。所述一种掩埋沟道晶体管包括:基底和栅堆叠;所述基底开设有沟槽,以及形成在所述沟槽内的栅堆叠;所述栅堆叠包括阻挡层和导电层;所述阻挡层位于所述沟槽与所述导电层之间;所述阻挡层的势垒大于预设势垒阈值,所述导电层的导电率大于预设导电率阈值。所述掩埋沟道晶体管用于制造半导体器件。本发明提供的半导体器件应用于电子设备中。
-
公开(公告)号:CN114743973A
公开(公告)日:2022-07-12
申请号:CN202110020461.5
申请日:2021-01-07
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L27/108 , H01L23/64 , H01L49/02
Abstract: 本公开能够提供一种半导体电容器结构及其制造方法、存储器、电子设备。该半导体电容器结构包括:半导体基底、焊垫、阻挡层、下电极、下支撑件及上支撑件等。在半导体基底上形成有间隔分布的多个焊垫,阻挡层形成于半导体基底上,焊垫处于阻挡层中,下电极底部位于焊垫上。上支撑件设置于相邻的下电极的侧壁之间,上支撑件上具有形成于相邻的两个下电极之间的第一通孔。下支撑件设置于相邻的下电极的侧壁之间,下支撑件上具有形成于相邻的两个下电极之间的第二通孔,且第一通孔与第二通孔相对设置。本公开的半导体电容器结构稳定性更强,可提高电容器的高宽比,所以基于本公开制造的半导体电容器的容量大。本公开具有工艺简单、成本低等优点。
-
公开(公告)号:CN114695152A
公开(公告)日:2022-07-01
申请号:CN202011561555.5
申请日:2020-12-25
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/62 , H01L49/02 , H01L27/108 , H01L21/8242
Abstract: 本发明提供一种半导体器件及其制备方法,提供半导体衬底,半导体衬底上形成有支撑层以及在支撑层内形成有电容柱;在支撑层的上方形成图案化的电极板,图案化的电极板包含完全包围电容柱的连接层,以及位于连接层上方的图案化的覆盖层,连接层的部分区域相对于图案化的覆盖层露出。通过在支撑层的上方形成图案化的电极板,而图案化的电极板包含完全包围电容柱的连接层,以及位于连接层上方的覆盖层,且连接层的部分区域相对于覆盖层露出。本发明实施例在降低了工艺难度的同时,仍然避免半导体器件的电容电极出现弯曲、裂纹或者抬升等现象,且可以应用于小尺寸器件的制备。
-
公开(公告)号:CN114678278A
公开(公告)日:2022-06-28
申请号:CN202011424630.3
申请日:2020-12-09
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/48 , H01L27/108 , H01L27/11 , H01L27/115 , H01L27/22 , H01L27/24
Abstract: 本申请涉及半导体制造领域,具体涉及一种着陆焊盘的制造方法,包括以下步骤:在半导体衬底上形成金属导电层;在金属导电层上形成若干个焊盘引导间隔件;以若干个焊盘引导间隔件为引导图案,在引导图案上使用自组装嵌段共聚合物材料形成焊盘刻蚀掩模,使用焊盘刻蚀掩模来刻蚀金属导电层。申请实施例将自组装嵌段共聚合物材料应用在着陆焊盘的制造过程中,减少了工艺步骤,提高了工艺效率。
-
-
-
-
-
-
-
-
-