公开(公告)号：CN1437082B

公开(公告)日：2010-04-21

申请号：CN02103084.7

申请日：2002-02-08

申请人： 旺宏电子股份有限公司

发明人： 张耀文 ,  林慧芝 ,  卢道政

IPC分类号： G05F1/10

摘要： 本发明有关一种电压稳压电路，特别是有关于一种利用井电阻分压的电压稳压电路。本发明利用两个井电阻组成电压稳压电路，利用井电阻的电阻值随落在电阻上跨压增加而增加的特性以使输出的电压为一稳定值。当输入的电压为一过大且不稳定的电压值时，井电阻的井区内的空乏区会随之扩大而消耗过大的电压值，使输出的电压值为一相当稳定的电压值。

公开(公告)号：CN100437829C

公开(公告)日：2008-11-26

申请号：CN03109100.8

申请日：2003-04-03

申请人： 旺宏电子股份有限公司

发明人： 叶致锴 ,  蔡文哲 ,  卢道政

IPC分类号： G11C16/02 ,  H01L27/115

摘要： 一种非易失性存储单元阵列的操作方法，适用于操作NAND型存储单元阵列，其中各个存储单元具有电荷陷入层。在进行此非易失性存储单元阵列的操作时，利用F-N穿隧效应进行整个存储单元阵列的擦除，并利用热电洞注入效应进行单一存储单元单一位的编码。由于采用F-N穿隧效应，其电子注入效率较高，故可以降低擦除时的存储单元电流，并同时能提高操作速度。而且，电流消耗小，可有效降低整个芯片的功率损耗。

公开(公告)号：CN100424875C

公开(公告)日：2008-10-08

申请号：CN03149706.3

申请日：2003-08-04

申请人： 旺宏电子股份有限公司

发明人： 张耀文 ,  卢道政

IPC分类号： H01L27/092 ,  H01L29/78

摘要： 本发明的半导体元件包含一具有一阱区的衬底、一设置在该阱区中的漏极扩散区与源极扩散区、一设置在该阱区表面的栅绝缘层、一设置在该栅绝缘层上的栅极、一设置在该阱区中的衬底接触扩散区以及绝缘槽。该衬底接触扩散区的导电型态与该阱区的导电型态相反。本发明的半导体元件可视为是由一金属氧化物半导体晶体管、一结二极管及一电气连接该金属氧化物半导体晶体管及结二极管的电阻构成。结二极管可视为由该衬底接触扩散区与该阱区构成，而该电阻则是该阱区的本征电阻。

公开(公告)号：CN100380664C

公开(公告)日：2008-04-09

申请号：CN200410088553.3

申请日：2004-11-05

申请人： 旺宏电子股份有限公司

发明人： 叶致锴 ,  蔡文哲 ,  卢道政 ,  卢志远

IPC分类号： H01L27/04 ,  H01L27/115 ,  H01L21/8247 ,  G11C16/02

CPC分类号： G11C16/0475 ,  G11C16/10 ,  G11C16/16

摘要： 是关于一种集成电路装置与其制造及资料和程序储存方法，包括了用来在资料处理的其中一种模式时储存资料的第一存储器阵列，以及在资料处理的另一种模式时储存资料的第二存储器阵列。第一和第二存储器阵列是由非易失性存储单元的电荷储存装置所组成，并且大体上具有相同的结构。而一第一操作程序资料是适用快闪存储器的应用，以对第一存储器阵列内的资料进行编程、擦除和读取。而不同于第一操作程序的一第二操作程序是适用于程序快闪存储器的应用，以来对在第二存储器阵列内的资料进行编程、擦除和读取。

公开(公告)号：CN1324691C

公开(公告)日：2007-07-04

申请号：CN01141572.X

申请日：2001-10-22

申请人： 旺宏电子股份有限公司

发明人： 林宏穗 ,  赖汉昭 ,  卢道政

IPC分类号： H01L21/8246 ,  H01L27/112

摘要： 本发明是有关于一种p型信道氮化硅只读存储器的擦除方法，此擦除方法对一个在电荷陷入层中储存有电荷的p型信道氮化硅只读存储器，在控制栅极施加一个正电压，在漏极施加一个负电压，将源极浮置以及将此p型信道氮化硅只读存储器所在的n井接地。并且使得控制栅极与漏极之间的电压差足以使p型信道氮化硅只读存储器以频带间引发热电子注入法进行擦除。

公开(公告)号：CN1319167C

公开(公告)日：2007-05-30

申请号：CN02140180.2

申请日：2002-07-04

申请人： 旺宏电子股份有限公司

发明人： 赖纯祥 ,  刘孟煌 ,  苏醒 ,  卢道政

IPC分类号： H01L23/60 ,  H03K19/00 ,  H03K19/0175

摘要： 一种用于输入/输出静电放电保护的栅极等电位电路及方法，该静电放电保护含有已使用及未使用的金氧半导体晶体管连接输入/输出垫，该栅极等电位电路包括一开关装置、一静电放电检测装置以及一栅极调整电路，该开关装置连接该金氧半导体晶体管的栅极，该静电放电检测装置连接该开关装置，该栅极调整电路连接该金氧半导体晶体管的栅极，当发生静电放电发生，该静电放电检测装置开启该开关装置，以耦合该已使用及未使用的金氧半导体晶体管的栅极，使其获得相同的电位。

公开(公告)号：CN1279609C

公开(公告)日：2006-10-11

申请号：CN02119841.1

申请日：2002-05-15

申请人： 旺宏电子股份有限公司

发明人： 刘慕义 ,  詹光阳 ,  叶彦宏 ,  范左鸿 ,  卢道政

IPC分类号： H01L21/8239

摘要： 一种存储器元件的制造方法，此方法是首先在一基底上依序形成一垫氧化层以及一掩模层，其中掩模层暴露出部分垫氧化层。接着，进行一离子注入步骤，以在未被掩模层覆盖的基底中形成一埋入式位线。之后，于埋入式位线上方的垫氧化层上形成一抬升位线。紧接着，将掩模层以及垫氧化层移除，再于基底与抬升位线的表面上形成一共形的栅氧化层。之后，于栅氧化层上形成一字符线。

公开(公告)号：CN1263140C

公开(公告)日：2006-07-05

申请号：CN02129883.1

申请日：2002-08-20

申请人： 旺宏电子股份有限公司

发明人： 蔡文哲 ,  叶致锴 ,  卢道政

IPC分类号： H01L27/105 ,  H01L27/115 ,  H01L21/8239 ,  H01L21/8247

摘要： 一种非易失性存储器的结构，此非易失性存储器的结构是由多个存储单元、多条字符线，多条漏极线与多条源极线所构成。其中，多个存储单元以每两个存储单元为一组而形成多个存储单元组，这些存储单元组并排成一行/列阵列。每一行中的各个存储单元组中各存储单元共享一源极区，且每一行中的相邻两存储单元组共享一漏极区。每一行中的各存储单元组中各存储单元的源极区各自耦接至所对应的一条源极线。每一行中的各存储单元组中各存储单元的漏极区各自耦接至所对应的一条漏极线。每一列的各存储单元的栅极皆耦接对应的一条字符线。

公开(公告)号：CN1259716C

公开(公告)日：2006-06-14

申请号：CN02142753.4

申请日：2002-09-20

申请人： 旺宏电子股份有限公司

发明人： 蔡文哲 ,  叶致锴 ,  卢道政 ,  潘正圣

IPC分类号： H01L21/8247 ,  G11C16/00

摘要： 一种非易失性存储器的擦除方法，其中此非易失性存储器具有一控制栅极、一源极、一漏极、一电荷捕获层与一基底。此方法对控制栅极施加一第一电压，对源极施加一第二电压，对漏极施加一第三电压，以及对基底施加一第四电压，以利用负栅极电压F-N隧穿效应使电子从电荷捕获层拉出至沟道中以进行擦除。

公开(公告)号：CN1259701C

公开(公告)日：2006-06-14

申请号：CN01129650.X

申请日：2001-06-26

申请人： 旺宏电子股份有限公司

发明人： 赖汉昭 ,  林宏穗 ,  卢道政

IPC分类号： H01L21/336

摘要： 一种金氧半导体晶体管的制造方法，首先对已形成栅极及其侧壁的间隙壁的基底进行一源/漏极离子植入，在间隙壁侧边的基底内形成源/漏极区；接着在栅极与源/漏极区表面形成自行对准金属硅化层；随后去除部分间隙壁，以形成剖面大致呈三角形的一锐角间隙壁，再对基底进行倾斜角离子植入，在栅极侧边与锐角间隙壁下的基底内形成源/漏极延伸区，然后进行一热循环处理，以调整源/漏极延伸区的接合深度与掺杂轮廓。