-
公开(公告)号：CN101385146A
公开(公告)日：2009-03-11
申请号：CN200780005528.6
申请日：2007-02-15
Applicant: 财团法人电力中央研究所
IPC: H01L29/47 , H01L21/338 , H01L29/812 , H01L29/872
CPC classification number: H01L29/872 , H01L21/0495 , H01L29/045 , H01L29/1608 , H01L29/66143
Abstract: 本发明的目的在于，提供一种碳化硅肖特基结半导体元件及其制造方法，该半导体元件及其制造方法在不使n因子增加的情况下，能将肖特基势垒高度控制在功率损耗最小的范围内的所希望值，并且作为肖特基电极使用了Ta电极。本发明的碳化硅肖特基结半导体元件的制造方法的特征在于，在从(000－1)C面的倾斜角为0°～10°范围内的n型碳化硅外延膜的晶面堆积钽后，以300℃～1200℃的温度范围进行热处理，从而形成肖特基电极。
-
公开(公告)号：CN1324168C
公开(公告)日：2007-07-04
申请号：CN03806382.4
申请日：2003-03-19
Applicant: 财团法人电力中央研究所
IPC: C30B29/36
Abstract: 本发明涉及在SiC单晶基片上生长SiC结晶时闭塞中空缺陷的方法和利用该方法制得的结晶，该基片具有CVD法产生的称为微管的中空缺陷；使该基片与将C/Si原子比调整至结晶生长速度为碳原子供给控速的范围内的原料气体接触，使SiC结晶的多层外延生长并积层，使SiC单晶基片的中空缺陷分解到小的伯格斯矢量的位错上，阻碍缺陷延伸到结晶表面。本发明还提供将SiC结晶形成缓冲层，再使用将C/Si之比调整到高于形成缓冲层时的C/Si之比的方向上的原料气体，再积层SiC结晶，制造赋予所需膜质的SiC结晶的制造方法。
-
公开(公告)号：CN117822118A
公开(公告)日：2024-04-05
申请号：CN202311279562.X
申请日：2023-09-28
Applicant: 一般财团法人电力中央研究所 , 未来瞻科技株式会社 , 株式会社电装 , 丰田自动车株式会社
Abstract: [课题]本发明提供能够抑制贯通刃型位错被转变成棱柱面位错以及棱柱面位错被转变成基底面位错的碳化硅单晶的制造方法、以及碳化硅单晶锭和碳化硅晶片。[解决手段]利用气体法使碳化硅单晶在种基板的表面生长时，以种基板的矢径方向上的温度梯度成为规定温度以下的方式，使碳化硅单晶生长。基底面之中的超过临界分切应力的区域R1‑R3与棱柱面之中的超过临界分切应力的区域S1‑S4发生重叠的区域T1‑T4的面积小于晶体生长面的面积的一半。进而，区域T1‑T4的面积小于基底面之中的不超过临界分切应力的区域R4与区域S1‑S4发生重叠的区域V1‑V4。
-
公开(公告)号：CN112334607B
公开(公告)日：2022-09-16
申请号：CN201980040774.8
申请日：2019-06-17
Applicant: 株式会社电装 , 一般财团法人电力中央研究所
Abstract: 在SiC单晶(6)的生长中添加重金属元素，将其添加密度设定为1×1015cm‑3以上。这样的构成的SiC单晶(6)是不易因生长中产生的热应力而产生位错的SiC单晶。因此，在将SiC单晶(6)切片而制成晶片并在其上使SiC层外延生长的情况下，也变得不易产生位错。通过设定为这样的构成，能够制成可抑制位错的产生或增殖的SiC单晶。
-
公开(公告)号：CN112334607A
公开(公告)日：2021-02-05
申请号：CN201980040774.8
申请日：2019-06-17
Applicant: 株式会社电装 , 一般财团法人电力中央研究所
Abstract: 在SiC单晶(6)的生长中添加重金属元素，将其添加密度设定为1×1015cm‑3以上。这样的构成的SiC单晶(6)是不易因生长中产生的热应力而产生位错的SiC单晶。因此，在将SiC单晶(6)切片而制成晶片并在其上使SiC层外延生长的情况下，也变得不易产生位错。通过设定为这样的构成，能够制成可抑制位错的产生或增殖的SiC单晶。
-
Patent Agency Ranking
公开(公告)号：CN1643188A
公开(公告)日：2005-07-20
申请号：CN03806382.4
申请日：2003-03-19
Applicant: 财团法人电力中央研究所
IPC: C30B29/36
Abstract: 本发明涉及在SiC单晶基片上生长SiC结晶时闭塞中空缺陷的方法和利用该方法制得的结晶，该基片具有CVD法产生的称为微管的中空缺陷；使该基片与将C/Si原子比调整至结晶生长速度为碳原子供给控速的范围内的原料气体接触，使SiC结晶的多层外延生长并积层，使SiC单晶基片的中空缺陷分解到小的伯格斯矢量的位错上，阻碍缺陷延伸到结晶表面。本发明还提供将SiC结晶形成缓冲层，再使用将C/Si之比调整到高于形成缓冲层时的C/Si之比的方向上的原料气体，再积层SiC结晶，制造赋予所需膜质的SiC结晶的制造方法。
-
公开(公告)号：CN116695252A
公开(公告)日：2023-09-05
申请号：CN202310176260.3
申请日：2023-02-28
Applicant: 株式会社电装 , 丰田自动车株式会社 , 未来瞻科技株式会社 , 一般财团法人电力中央研究所
Abstract: 一种碳化硅单晶(6)的制造方法包括：向籽晶(5)的表面供应含有碳化硅原料气体的供应气体(3a)并控制环境使得加热容器内的至少一部分为2500℃或更高，由此在籽晶的表面上生长碳化硅单晶。生长碳化硅单晶包括控制以籽晶和碳化硅单晶的中心轴线(C)为中心的径向上的温度分布ΔT，使得在碳化硅单晶生长之前籽晶的表面上和在碳化硅单晶生长期间碳化硅单晶的生长表面上满足ΔT≤10℃的径向温度条件。
-
公开(公告)号：CN100463216C
公开(公告)日：2009-02-18
申请号：CN200580009694.4
申请日：2005-03-25
Applicant: 财团法人电力中央研究所
IPC: H01L29/47 , H01L29/872
CPC classification number: H01L29/872 , H01L29/47 , H01L29/6606
Abstract: 在碳化硅外延层的表面形成肖特基电极的肖特基结合型半导体装置的制造方法中，在碳化硅外延层的表面形成由钼、钨、或者它们的合金形成的肖特基电极之后，通过热处理，使合金化反应在碳化硅外延层和肖特基电极之间的界面上发生，从而在该界面形成合金层，据此，在保持n因子为几乎不变的低值的状态下，控制肖特基势垒高度。
-
公开(公告)号：CN101313407A
公开(公告)日：2008-11-26
申请号：CN200680043862.6
申请日：2006-11-22
Applicant: 财团法人电力中央研究所
IPC: H01L29/47 , H01L29/872
CPC classification number: H01L29/872 , H01L29/0615 , H01L29/1608 , H01L29/47 , H01L29/6606
Abstract: 在肖特基电极和焊线电极之间，设置有中间金属膜，该中间金属膜和碳化硅外延膜之间的肖特基势垒高度，大于等于肖特基电极和碳化硅外延膜之间的肖特基势垒高度。因此，焊线电极和碳化硅外延膜之间的肖特基势垒高度，即使小于肖特基电极和碳化硅外延膜之间的肖特基势垒高度时，也可抑制通过针孔的电流。
-
公开(公告)号：CN1938857A
公开(公告)日：2007-03-28
申请号：CN200580009694.4
申请日：2005-03-25
Applicant: 财团法人电力中央研究所
IPC: H01L29/47 , H01L29/872
CPC classification number: H01L29/872 , H01L29/47 , H01L29/6606
Abstract: 在碳化硅外延层的表面形成肖特基电极的肖特基结合型半导体装置的制造方法中，在碳化硅外延层的表面形成由钼、钨、或者它们的合金形成的肖特基电极之后，通过热处理，使合金化反应在碳化硅外延层和肖特基电极之间的界面上发生，从而在该界面形成合金层，据此，在保持n因子为几乎不变的低值的状态下，控制肖特基势垒高度。
-
-
-
-
-
-
-
-
-
Search Results
27
records
(took 0.053 seconds)
