公开(公告)号：CN109309118A

公开(公告)日：2019-02-05

申请号：CN201710670126.3

申请日：2017-08-08

申请人： 三垦电气株式会社

发明人： 川口博子 ,  鹿内洋志 ,  熊仓弘道 ,  工藤真二 ,  田中雄季

IPC分类号： H01L29/06 ,  H01L21/04

CPC分类号： H01L29/36 ,  H01L29/0619 ,  H01L29/0623 ,  H01L29/1608 ,  H01L29/165 ,  H01L29/47 ,  H01L29/6606 ,  H01L29/66068 ,  H01L29/66143 ,  H01L29/861 ,  H01L29/872 ,  H01L29/0684 ,  H01L21/0455

摘要： 一种半导体器件以及制造半导体器件的方法。所述半导体器件包括：配置在上区域与下区域之间的中间区域；该中间区域内的第一导电类型的掺杂浓度低于漂移层内的该第一导电类型的掺杂浓度。因此，在施加后向偏压时，可延伸消耗层并且将该消耗层与该下区域连接；且可减小该上区域的电场。

公开(公告)号：CN109065614A

公开(公告)日：2018-12-21

申请号：CN201810960515.4

申请日：2018-08-22

申请人： 电子科技大学

发明人： 陈万军 ,  高吴昊 ,  邓操 ,  左慧玲 ,  夏云 ,  刘超

IPC分类号： H01L29/16 ,  H01L21/332 ,  H01L29/74

CPC分类号： H01L29/74 ,  H01L29/1608 ,  H01L29/6606

摘要： 本发明涉及功率半导体技术，特别涉及一种碳化硅门极可关断晶闸管。本发明对常规碳化硅GTO的阴极区进行改造，通过在P+场截止层3下增加一层N‑IEB层(N type‑Injection Enhanced Buffer layer，N型注入增强缓冲层)13，由于N‑IEB层13掺杂浓度较低，提高了该区域内少数载流子寿命及迁移率，从而增大了阴极结构中的少数载流子扩散长度，进而增大了阴极注入效率。且由于在N型衬底2与N‑IEB层13之间由于浓度差会产生内建电场，其方向由N型衬底2指向N‑IEB层13，阻止少子空穴由N‑IEB层13向N型衬底2扩散，从而降低少子空穴扩散电流，进而也增大了阴极注入效率。

公开(公告)号：CN109037356A

公开(公告)日：2018-12-18

申请号：CN201811197310.1

申请日：2018-10-15

申请人： 无锡新洁能股份有限公司

发明人： 朱袁正 ,  周锦程 ,  杨卓 ,  叶鹏

IPC分类号： H01L29/872 ,  H01L29/06 ,  H01L21/04

CPC分类号： H01L29/872 ,  H01L29/0619 ,  H01L29/6606

摘要： 本发明属于半导体器件的制造技术领域，涉及一种高耐压的碳化硅肖特基二极管，半导体基板包括N型碳化硅衬底及N型碳化硅外延层，在N型碳化硅外延层内的上部设有若干个间隔分立的条形第一P型阱区及条形第一N型阱区，在条形第一P型阱区和条形第一N型阱区下方或下表面设有若干个间隔分立的条形第二P型阱区及条形第二N型阱区，条形第一P型阱区分别与条形第二P型阱区、条形第二N型阱区间呈30度~90度的夹角；本发明通过在条形第一P型阱区下方设置与条形第一P型阱区呈一定夹角的条形第二P型阱区，同时提高条形P型阱区间条形N型阱区的掺杂浓度，大幅增加器件的击穿电压，改善器件的浪涌电流能力。

公开(公告)号：CN108878276A

公开(公告)日：2018-11-23

申请号：CN201810160327.3

申请日：2018-02-27

申请人： 株式会社东芝

发明人： 朝羽俊介 ,  饭岛良介 ,  中林幸雄 ,  深津茂人 ,  伊藤俊秀

IPC分类号： H01L21/28 ,  H01L21/285 ,  H01L21/336

CPC分类号： H01L21/049 ,  H01L21/02164 ,  H01L21/02266 ,  H01L21/02271 ,  H01L21/02337 ,  H01L29/1608 ,  H01L29/6606 ,  H01L29/66068 ,  H01L29/66181 ,  H01L29/66666

摘要： 提供一种特性能够提高的半导体装置的制造方法。根据实施方式，半导体装置的制造方法包括：在包含氧的第一气氛中对第一膜实施500℃以上且900℃以下的第一温度的第一热处理，该第一膜沉积在包含碳化硅的半导体部件上且包含硅及氧。所述制造方法包括：在所述第一热处理之后，在包含氮的第二气氛中对所述第一膜实施1200℃以上且小于1400℃的第二温度的第二热处理。

公开(公告)号：CN108780806A

公开(公告)日：2018-11-09

申请号：CN201780019384.3

申请日：2017-03-09

申请人： 通用电气公司

发明人： A.V.博罗特尼科夫 ,  P.A.罗西 ,  D.A.利利恩菲尔德 ,  R.甘地

IPC分类号： H01L29/06 ,  H01L29/78 ,  H01L29/808 ,  H01L29/861 ,  H01L29/872 ,  H01L29/732 ,  H01L21/336 ,  H01L21/337 ,  H01L21/329 ,  H01L21/331

CPC分类号： H01L29/0634 ,  H01L21/046 ,  H01L29/0619 ,  H01L29/1608 ,  H01L29/6606 ,  H01L29/66068 ,  H01L29/66136 ,  H01L29/66143 ,  H01L29/66272 ,  H01L29/66909 ,  H01L29/73 ,  H01L29/732 ,  H01L29/78 ,  H01L29/7802 ,  H01L29/808 ,  H01L29/8083 ,  H01L29/861 ,  H01L29/872

摘要： 超结（SJ）装置包括一个或多个电荷平衡（CB）层。每个CB层包括具有第一导电型的外延（epi）层和具有第二导电型的多个电荷平衡（CB）区。另外，SJ装置包括具有第二导电型的连接区，该连接区从设置在SJ装置的装置层的顶部表面中的区延伸到CB区中的一个或多个。连接区使载流子能够从该区直接地流动到一个或多个CB区，这减少SJ装置的切换损耗。

公开(公告)号：CN108172508A

公开(公告)日：2018-06-15

申请号：CN201711192049.1

申请日：2017-11-24

申请人： 丰田自动车株式会社

发明人： 吉田博之 ,  高桥一平 ,  浦上泰

IPC分类号： H01L21/28 ,  H01L21/304

CPC分类号： H01L21/043 ,  H01L21/042 ,  H01L21/304 ,  H01L29/1608 ,  H01L29/45 ,  H01L29/6606 ,  H01L29/66143 ,  H01L29/872

摘要： 本发明提供一种半导体装置的制造方法，有效地形成相对于SiC晶片的接触电阻低的硅化物层。一种半导体装置的制造方法，包括：对SiC晶片的表面进行磨削，且在露出于所述表面露出的范围形成具有5nm以上的厚度的破碎层的工序；形成将所述破碎层覆盖的金属层的工序；及通过加热来使所述金属层与所述破碎层反应，由此形成与所述SiC晶片欧姆接触的硅化物层，且被所述金属层覆盖的范围的所述破碎层的至少一部分在其厚度方向整个区域变化为硅化物层的工序。

公开(公告)号：CN104335328B

公开(公告)日：2018-02-06

申请号：CN201380018092.X

申请日：2013-03-14

申请人： 富士电机株式会社

发明人： 木下明将 ,  辻崇 ,  福田宪司

IPC分类号： H01L21/28 ,  H01L21/329 ,  H01L29/47 ,  H01L29/872

CPC分类号： H01L29/1608 ,  H01L21/02068 ,  H01L21/02529 ,  H01L21/02609 ,  H01L21/0485 ,  H01L21/0495 ,  H01L29/45 ,  H01L29/47 ,  H01L29/6606 ,  H01L29/66227 ,  H01L29/872

摘要： 一种碳化硅半导体装置的制造方法，具有：工序(A)，准备第一导电型的碳化硅基板(1)；工序(B)，在上述第一导电型的碳化硅基板(1)的一个主面上形成第一导电型的外延层(2)；工序(C)，在上述第一导电型的碳化硅基板(1)的另一个主面上形成第一金属层；工序(D)，在上述工序(C)之后，对上述碳化硅基板进行热处理，在上述第一金属层与上述碳化硅基板的另一主面之间形成欧姆结，在上述第一金属层上形成与其他金属贴紧度良好的物质(10)的层；工序(E)，在上述工序(D)之后，将另一主面上的第一金属层(8)表面的杂质除去并进行清洗，在1100℃以上的温度下进行上述工序(D)的热处理。

公开(公告)号：CN104247024B

公开(公告)日：2017-08-22

申请号：CN201380013907.5

申请日：2013-03-14

申请人： 富士电机株式会社

发明人： 今井文一

IPC分类号： H01L29/47 ,  H01L21/28 ,  H01L29/861 ,  H01L29/868 ,  H01L29/872

CPC分类号： H01L29/1608 ,  H01L21/0495 ,  H01L29/045 ,  H01L29/0619 ,  H01L29/401 ,  H01L29/45 ,  H01L29/47 ,  H01L29/6606 ,  H01L29/66227 ,  H01L29/872

摘要： 在通过在碳化硅基板(1)沉积低浓度n型漂移层(2)而成的半导体基板的前表面上形成有与半导体基板形成肖特基接触的第一前表面金属层(11)。第一前表面金属层(11)的外周端部在覆盖边缘部的层间绝缘膜(6)上延伸。在该第一前表面金属层(11)上形成构成前表面电极的第二前表面金属层(12)，在通过干刻形成其一部分时，利用第二前表面金属层(12)完全覆盖成为肖特基接触金属的第一前表面金属层(11)。由此，在用于形成第二前表面金属层(12)的图案化工序中能防止蚀刻残留物，从而能提供可靠性较高的前表面电极结构以及半导体器件的制造方法。

公开(公告)号：CN106992117A

公开(公告)日：2017-07-28

申请号：CN201710201254.3

申请日：2017-03-30

申请人： 北京燕东微电子有限公司

发明人： 朱继红 ,  蔺增金 ,  赵小瑞

IPC分类号： H01L21/04 ,  H01L29/872

CPC分类号： H01L21/0445 ,  H01L21/0465 ,  H01L29/6606 ,  H01L29/872

摘要： 本发明公开一种SiC结势垒肖特基二极管的制作方法，包括：在N+‑SiC衬底上形成N‑‑SiC外延层；在N‑‑SiC外延层形成光刻胶；利用具有完全透光区、部分透光区和不透光区的掩膜版对光刻胶图案化，形成与完全透光区对应的第一区域，与部分透光区对应的第二区域以及与不透光区对应的第三区域；利用Al离子注入，在与第一区域对应的外延层中形成P+结势垒结构，在与第二区域对应的外延层中形成P‑结终端扩展结构。本发明采用一次Al离子注入可以同时形成P+的结势垒结构和P‑的结终端扩展结构，避免了多次Al离子注入，简化了器件制备工艺，在提高器件击穿电压的同时降低了工艺难度和工艺成本。

公开(公告)号：CN104756258B

公开(公告)日：2017-07-18

申请号：CN201380052950.2

申请日：2013-05-01

申请人： 三菱电机株式会社

发明人： 川上刚史 ,  陈则 ,  西井昭人 ,  增冈史仁 ,  中村胜光 ,  古川彰彦 ,  村上裕二

IPC分类号： H01L29/861 ,  H01L21/329 ,  H01L29/06 ,  H01L29/47 ,  H01L29/868 ,  H01L29/872

CPC分类号： H01L29/0619 ,  H01L21/046 ,  H01L21/0465 ,  H01L21/266 ,  H01L21/324 ,  H01L21/765 ,  H01L29/0615 ,  H01L29/063 ,  H01L29/1608 ,  H01L29/2003 ,  H01L29/6606 ,  H01L29/66068 ,  H01L29/66136 ,  H01L29/66143 ,  H01L29/66333 ,  H01L29/66363 ,  H01L29/7395 ,  H01L29/74 ,  H01L29/7811 ,  H01L29/861 ,  H01L29/868 ,  H01L29/872

摘要： 以围绕活性区域(12)的方式形成电场缓和层(13)。电场缓和层(13)具备多个P型杂质层(21～25)。各P型杂质层(21～25)具备：P型注入层(21a～25a)；以及P型扩散层(21b～25b)，以围绕P型注入层(21a～25a)的方式形成，P型杂质的浓度比P型注入层(21a～25a)低。第一P型注入层(21a)与活性区域(12)相接或者一部分重叠地形成。各P型扩散层(21b～25b)形成为具有第一P型扩散层(21b)和第二P型扩散层(22b)相接或者重叠的程度的宽度。P型注入层(21a～25a)彼此的间隔(s2～s5)随着从活性区域(12)朝向半导体基板(11)的外周缘部变大。