半导体结构
    2.
    发明授权

    公开(公告)号:CN106252385B

    公开(公告)日:2019-07-12

    申请号:CN201510642881.1

    申请日:2015-10-08

    申请人: 黄智方

    IPC分类号: H01L29/06

    摘要: 本发明提供一种半导体结构,包含:一基板,具有一第一传导类型的半导体材料;一外延层,设置于基板上,并具有第一传导类型的半导体材料;一主动区,为半导体结构的工作区域;以及一边缘保护区,用以保护该主动区。其中,边缘保护区中的JTE区为第二传导类型的半导体材料;反向掺杂区设置于JTE区中且为第一传导类型的半导体材料;以及反向掺杂区中第一传导类型的半导体材料浓度沿一方向递增。

    半导体器件及其制作方法

    公开(公告)号:CN109346532A

    公开(公告)日:2019-02-15

    申请号:CN201811125940.8

    申请日:2018-09-26

    摘要: 本发明公开一种半导体器件及其制作方法。其中,所述制作方法包括在半导体衬底上依次形成缓冲层、势垒层和钝化层;形成第一阳极接触孔;在第一阳极接触孔内和所述钝化层上形成介质层;形成第二阳极接触孔;在所述介质层上和所述第二阳极接触孔内形成第一金属层,图案化所述第一金属层以得到位于阳极区域内的所述第一金属层;图案化所述介质层和所述钝化层以形成阴极接触孔;在所述介质层、所述阳极金属层和所述阴极接触孔内形成第二金属层,图案化所述第二金属层以得到阳极和阴极;形成保护层;图案化所述保护层形成阳极开孔和阴极开孔;最后形成阳极导通金属、阴极导通金属和场板。

    一种功率器件的终端结构及其制作方法

    公开(公告)号:CN109065602A

    公开(公告)日:2018-12-21

    申请号:CN201810824924.1

    申请日:2018-07-25

    IPC分类号: H01L29/06

    CPC分类号: H01L29/0615 H01L29/0634

    摘要: 本发明涉及一种功率器件的终端结构及其制作方法,所述功率器件包括第一导电类型的第一半导体层,形成于所述第一半导体层内具有第二导电类型的体区的有源区以及形成于所述第一半导体层内的终端结构,所述终端结构包括与所述体区邻接的第二导电类型的结终端扩展区,所述结终端扩展区表面形成有超结结构,所述超结结构包括多个掺杂柱,所述多个掺杂柱包括至少一个第一导电类型的第一掺杂柱以及至少一个第二导电类型的第二掺杂柱,所述第二掺杂柱与所述第一掺杂柱在距离所述体区由近到远的方向上依次交替排列。所述功率器件可以大幅缩小传统结终端扩展区结构的尺寸,进而提升器件性能,降低器件成本。

    具有电流浪涌能力的结势垒肖特基二极管

    公开(公告)号:CN103633150B

    公开(公告)日:2018-11-23

    申请号:CN201310409182.3

    申请日:2009-05-19

    申请人: 克里公司

    发明人: 张清纯 柳盛衡

    IPC分类号: H01L29/872 H01L29/06

    摘要: 本申请涉及具有电流浪涌能力的结势垒肖特基二极管。一种肖特基二极管,包括:具有第一表面的漂移层,所述第一表面与有源区和基本横向相邻于所述有源区的边缘终止区域相关联,其中所述漂移层主要以第一导电类型的掺杂材料掺杂并且所述边缘终止区域具有从所述第一表面延伸到所述漂移层中的边缘终止凹陷;在所述第一表面的所述有源区上方的肖特基层,用于形成肖特基结,所述肖特基层由能实现低势垒高度的金属形成;形成在所述边缘终止凹陷的底部表面中的边缘终止结构。

    肖特基半导体装置
    10.
    发明公开

    公开(公告)号:CN108735822A

    公开(公告)日:2018-11-02

    申请号:CN201710268697.4

    申请日:2017-04-23

    申请人: 朱江

    发明人: 朱江

    摘要: 本发明肖特基半导体装置,在漂移区中设置MIS结构或反型区,形成外接第二电极,通过独立外接电极引入电势,以此调节肖特基势垒结反向偏压下电场,降低肖特基势垒结反向漏电流;对于第二电极,肖特基势垒结正向偏压下,对外接电势不作要求,可以为浮空,可以外接电势,可以保持外接电势为固定值即是保持肖特基势垒结反偏状态下电势大小。本发明肖特基半导体装置通过上述自身多个串连或者与PN结肖特基结整流器件串连,可以实现串连结构的低势垒高反向阻断特性的整流器件。