公开(公告)号：CN1698268A

公开(公告)日：2005-11-16

申请号：CN200480000034.5

申请日：2004-02-19

Applicant: 松下电器产业株式会社

Inventor： 崎山史朗 ,  木下雅善 ,  炭田昌哉

IPC: H03K17/687 ,  H03K19/094 ,  H01L27/088

CPC classification number: G05F1/565 ,  H03K19/00384

Abstract: 一种半导体集成电路，主电路(2)由源极和基板电位分离的MOS晶体管构成。基板电位控制电路(1)，控制主电路(2)的MOS晶体管的基板电位，以便使构成主电路(2)的MOS晶体管的实际饱和电流值，成为在主电路(2)的动作电源电压(Vdd)之下的目标饱和电流值(Ids)。所以，即使半导体集成电路的动作电源电压成为低电压化，也能抑制动作速度的离差。

公开(公告)号：CN1585271A

公开(公告)日：2005-02-23

申请号：CN200410070224.6

申请日：2004-07-30

Applicant: 松下电器产业株式会社

Inventor： 畑山薰 ,  炭田昌哉 ,  岸下景介 ,  沼道男

IPC: H03K19/094 ,  H03K19/01

CPC classification number: H03K19/0016

Abstract: 根据本发明的半导体集成电路包括：包含MOS晶体管的作为控制目标的电路，其中控制电位(至少衬底电位和源电位中的一个)将得到控制；用于基于作为控制目标的电路的内部信号对于控制电位产生控制信号的控制信号生成电路；以及用来基于控制信号控制MOS晶体管的控制电位(衬底电位/源电位)的控制电位控制电路。

公开(公告)号：CN101567684A

公开(公告)日：2009-10-28

申请号：CN200910142731.9

申请日：2005-07-26

Applicant: 松下电器产业株式会社

Inventor： 炭田昌哉

IPC: H03K19/017 ,  H03K19/20 ,  H03K19/096

CPC classification number: H03K3/356139

Abstract: 本发明提供一种半导体集成电路，其接收时钟脉冲、多个数据及用于选择上述各数据的多个选择信号，且当上述时钟脉冲跳变时将由上述选择信号选定的1个数据输出到保持电路，该半导体集成电路包括非选择状态检测电路，该非选择状态检测电路检测全部上述多个选择信号都没有选择上述多个数据的任何一个的状态，当上述非选择状态检测电路检测到全部上述多个选择信号都没有选择上述多个数据的任何一个的状态时，防止上次所选定的数据发生变化来保持上述保持电路的输出数据。

公开(公告)号：CN100517506C

公开(公告)日：2009-07-22

申请号：CN200580000639.9

申请日：2005-06-08

Applicant: 松下电器产业株式会社

Inventor： 炭田昌哉

IPC: G11C11/41 ,  G06F9/38 ,  G11C11/412 ,  H01L21/8244 ,  H01L27/10 ,  H01L27/11

Abstract: 本发明公开了一种半导体集成电路。在具有多进出口结构的寄存器文卷的半导体集成电路中，第1保持电路20A是专门使用于具有1个第1写入进出口部21AW及两个第1读出进出口部21AR1、21AR2的第1功能块。第2保持电路30B是专门使用于具有一个第2写入进出口部31AW及1个第2读出进出口部31BR的第2功能块。当产生要将第1保持电路20A的保持数据从例如第2读出进出口部31BR读出时，在将第2保持电路30B的数据锁存在门闩电路40中后，将第1保持电路20A的数据传送到第2保持电路30B中，接着，将已锁存在上述门闩电路40中的第2保持电路30B的数据传送到第1保持电路20A中，进行数据的交换。因此，大大地削减了寄存器文卷所必需的面积。

公开(公告)号：CN101246739A

公开(公告)日：2008-08-20

申请号：CN200810083126.4

申请日：2003-09-12

Applicant: 松下电器产业株式会社

Inventor： 炭田昌哉

IPC: G11C8/16

CPC classification number: G11C8/16

Abstract: 本发明提供了至少一条读取字线15、16和17，用于将读取控制信号发送的存储器单元、至少一条读取位线18、19和20，用于根据对与读取字线相对应的读取控制信号的启动，将存储器单元的信息发送到外部、至少一条写入字线11和12，用于将写入控制信号发送到存储器单元、和至少一条写入位线13和14，用于根据对与写入字线相对应的写入控制信号的启动，将外部信息发送到存储器单元，其中，尽可能交替地提供读取位线和写入位线，并且控制读取控制信号和写入控制信号，以便不同时启动它们。

公开(公告)号：CN100405597C

公开(公告)日：2008-07-23

申请号：CN200510089129.5

申请日：2005-08-02

Applicant: 松下电器产业株式会社

Inventor： 炭田昌哉

IPC: H01L27/02

CPC classification number: H03K19/0963 ,  H03K19/00384

Abstract: 根据本发明的半导体器件包括：具有预定功能的第一半导体集成电路(11)，该第一半导体集成电路输出所需的输出信号；第二半导体集成电路(12)，其中提供有多个用于根据具有不同定时的多个栅极信号独立地来回转换导通状态和非导通状态的MOS元件(PMOS晶体管或NMOS晶体管)，并且该多个MOS元件并联连接到该第一半导体集成电路的输出或输入；脉冲产生电路(13)，用于产生和输出多个栅极信号φi(i＝1，2，3)，每个栅极信号具有关于该第二半导体集成电路中的多个MOS元件的不同定时。

公开(公告)号：CN100365936C

公开(公告)日：2008-01-30

申请号：CN200410070224.6

申请日：2004-07-30

Applicant: 松下电器产业株式会社

Inventor： 畑山薰 ,  炭田昌哉 ,  岸下景介 ,  沼道男

IPC: H03K19/094 ,  H03K19/01

CPC classification number: H03K19/0016

Abstract: 根据本发明的半导体集成电路包括：包含MOS晶体管的作为控制目标的电路，其中控制电位(至少衬底电位和源电位中的一个)将得到控制；用于基于作为控制目标的电路的内部信号对于控制电位产生控制信号的控制信号生成电路；以及用来基于控制信号控制MOS晶体管的控制电位(衬底电位/源电位)的控制电位控制电路。

公开(公告)号：CN100352059C

公开(公告)日：2007-11-28

申请号：CN200310102465.X

申请日：2003-10-21

Applicant: 松下电器产业株式会社

Inventor： 炭田昌哉 ,  崎山史朗 ,  木下雅善

IPC: H01L27/092 ,  H01L29/78

Abstract: 一种半导体集成电路装置，可控制MOSFET的衬底电压，以使MOSFET的亚阈值区域或饱和区域的某任意栅极电压值的漏极电流消除温度依存性、工艺偏差依存性，谋求动作稳定性的提高。其包括：集成电路主体(16A)；监视装置(15A)；衬底电压调节装置(14A)，其中，监视器装置(15A)包括：恒流源(12A)；和所述多个MOSFET在同一衬底上形成的监视用MOSFET(11A)，衬底电压调节装置(14A)包括：在接地电位上连接监视用MOSFET(11A)的漏极端子和集成电路主体(16A)的多个MOSFET的漏极端子的状态下将监视用MOSFET(11A)的源极电位和预先决定的基准电位比较的比较装置(13A)，将基于采用比较装置(13A)的比较结果输出的输出电压反馈到监视用MOSFET(11A)的衬底电压中。

公开(公告)号：CN1705127A

公开(公告)日：2005-12-07

申请号：CN200510073329.1

申请日：2005-05-31

Applicant: 松下电器产业株式会社

Inventor： 角谷范彦 ,  炭田昌哉

IPC: H01L27/02 ,  H01L27/11 ,  G11C11/413

CPC classification number: G11C11/413 ,  G11C7/065 ,  G11C7/12 ,  G11C7/18 ,  G11C2207/005

Abstract: 本发明提供一种半导体集成电路。目的在于在不增加漏极功率的情况下，缓和晶体管的关断漏电流的影响。电压转送开关(221)、(222)以及电压输入输出电路(231)、(232)被设置在互补总线组(BUS)、(NBUS)上，以便存储单元阵列(200)的多个列所共用。互补位线组(BIT0)、(NBIT0)被预充电到规定的电压后，在属于同列的全部的存储单元(201)、(202)的任意一个被字线选择前，交换正转位线(BIT0)的电压和反转位线(NBIT0)的电压。因此，使得属于同列的所有的存储单元(201)、(202)中的存取晶体管的关断漏电流的总和，即使变得等于1个驱动晶体管的导通电流(驱动电流)，也确保了启动传感放大器(250)时互补位线组(BIT0)、(NBIT0)之间所需要的电位差。

公开(公告)号：CN1638127A

公开(公告)日：2005-07-13

申请号：CN200510004117.8

申请日：2005-01-06

Applicant: 松下电器产业株式会社

Inventor： 炭田昌哉

IPC: H01L27/00 ,  H03K17/00 ,  H03K17/14 ,  H03F1/00 ,  H03F1/30 ,  G05F1/46

CPC classification number: H03K19/0013 ,  H03K19/00384

Abstract: 目的在于节省半导体集成电路2A中由于漏电流而增加的功耗，该漏电流由生产加工、温度和电源电压的变化所造成。设有半导体集成电路2A、漏电流检测电路3、比较操作电路4和施加电压输出电路5A。半导体集成电路2A具有包括进行预定功能操作的多个功能MOSFET的电路体21、以及包括监视功能MOSFET的特性的多个监视(monitor)NMOSFET 23的监视电路22A。漏电流检测电路3检测对应于来自多个监视NMOSFET 23的漏电流的泄漏数据。比较操作电路4从多段泄漏数据中提取使电路体21的漏电流最小化的一段泄漏数据。施加电压输出电路5A基于该施加电压数据而设定。