-
公开(公告)号：CN110600485B
公开(公告)日：2023-09-05
申请号：CN201910839846.7
申请日：2014-12-17
Applicant: 株式会社半导体能源研究所
IPC: H01L27/12 , H01L29/786
Abstract: 提供一种包括使用氧化物半导体并通态电流大的晶体管的半导体装置。一种半导体装置，包括：设置在驱动电路部中的第一晶体管；以及设置在像素部中的第二晶体管，其中，第一晶体管的结构和第二晶体管的结构互不相同。此外，第一晶体管及第二晶体管为顶栅结构的晶体管，被用作栅电极、源电极及漏电极的导电膜不重叠。此外，在氧化物半导体膜中，在不与栅电极、源电极及漏电极重叠的区域中具有杂质元素。
-
公开(公告)号：CN116154003A
公开(公告)日：2023-05-23
申请号：CN202211581242.5
申请日：2016-11-09
Applicant: 株式会社半导体能源研究所
IPC: H01L29/786 , H01L29/04 , H01L29/49 , H01L21/426 , H01L27/12 , H01L21/28 , H01L29/423 , H10K59/12 , H01L21/34 , H10K50/115 , H10K59/40 , G02F1/1368 , G09F9/30
Abstract: 半导体装置、包括该半导体装置的显示装置以及包括该半导体装置的电子设备。在包括氧化物半导体的晶体管中，在抑制电特性变动的同时提高可靠性。提供一种包括晶体管的半导体装置。晶体管包括被用作第一栅电极的第一导电膜、第一栅极绝缘膜、包括沟道区域的第一氧化物半导体膜、第二栅极绝缘膜、被用作第二栅电极的第二氧化物半导体膜及第二导电膜。第二氧化物半导体膜包括其载流子密度比第一氧化物半导体膜高的区域。第二导电膜包括与第一导电膜接触的区域。
-
公开(公告)号：CN111788664A
公开(公告)日：2020-10-16
申请号：CN201980014007.X
申请日：2019-02-22
Applicant: 株式会社半导体能源研究所
IPC: H01L21/336 , H01L21/28 , H01L21/283 , H01L27/32 , H01L29/423 , H01L29/49 , H01L29/786 , H01L51/50
Abstract: 提供一种电特性良好的半导体装置。半导体装置通过如下工序制造：形成包含金属氧化物的半导体层的第一工序；形成第一绝缘层的第二工序；在第一绝缘层上形成第一导电膜的第三工序；通过对第一导电膜的一部分进行蚀刻来形成第一导电层，形成第一导电层重叠于半导体层上的第一区域以及第一导电层不重叠与半导体层上的第二区域的第四工序；以及对导电层进行第一处理的第五工序。第一处理是在包括含有氧元素而不含有氢元素的第一气体与含有氢元素而不含有氧元素的第二气体的混合气体的气氛下进行的等离子体处理。
-
公开(公告)号：CN111052396A
公开(公告)日：2020-04-21
申请号：CN201880056532.3
申请日：2018-08-22
Applicant: 株式会社半导体能源研究所
IPC: H01L29/786 , G02F1/1333 , G02F1/1345 , G02F1/1368 , G09F9/30 , H01L21/336
Abstract: 本发明的一个方式提供一种能够实现高集成化的半导体装置。半导体装置包括第一半导体层、第二半导体层、第三半导体层、第一绝缘层、第二绝缘层、第三绝缘层、第四绝缘层、第一导电层以及第二导电层。第二半导体层位于第一半导体层上，第二导电层位于第二半导体层上，第二绝缘层以覆盖第二导电层的顶面和侧面的方式设置。第二导电层和第二绝缘层具有第一开口，第三半导体层被设置为接触于第二绝缘层的顶面、第一开口的侧面及第二半导体层的位置。第一绝缘层位于第一导电层与第三半导体层之间，第三绝缘层位于第一绝缘层与第一导电层之间，第四绝缘层以围绕第一导电层的方式设置。
-
公开(公告)号：CN110676324A
公开(公告)日：2020-01-10
申请号：CN201910937461.4
申请日：2014-12-17
Applicant: 株式会社半导体能源研究所
IPC: H01L29/786 , H01L27/12
Abstract: 提供一种包括使用氧化物半导体并通态电流大的晶体管的半导体装置。一种半导体装置，包括：设置在驱动电路部中的第一晶体管；以及设置在像素部中的第二晶体管，其中，第一晶体管的结构和第二晶体管的结构互不相同。此外，第一晶体管及第二晶体管为顶栅结构的晶体管，被用作栅电极、源电极及漏电极的导电膜不重叠。此外，在氧化物半导体膜中，在不与栅电极、源电极及漏电极重叠的区域中具有杂质元素。
-
Patent Agency Ranking
公开(公告)号：CN106537604A
公开(公告)日：2017-03-22
申请号：CN201580038493.0
申请日：2015-07-09
Applicant: 株式会社半导体能源研究所
IPC: H01L29/786 , G02F1/1368 , G09F9/30 , H01L21/28 , H01L21/336 , H01L51/50 , H05B33/14
Abstract: 晶体管包括栅电极、栅电极上的栅极绝缘膜、栅极绝缘膜上的氧化物半导体膜、与氧化物半导体膜电连接的源电极、与氧化物半导体膜电连接的漏电极。氧化物半导体膜包括栅电极一侧的第一氧化物半导体膜以及第一氧化物半导体膜上的第二氧化物半导体膜。第一氧化物半导体膜包括其中In的原子个数比大于M(M表示Ti、Ga、Sn、Y、Zr、La、Ce、Nd或Hf)的原子个数比的第一区域。第二氧化物半导体膜包括其中In的原子个数比小于第一氧化物半导体膜的第二区域。第二区域包括薄于第一区域的部分。
-
公开(公告)号：CN105849913A
公开(公告)日：2016-08-10
申请号：CN201480071297.9
申请日：2014-12-17
Applicant: 株式会社半导体能源研究所
IPC: H01L29/786 , G02F1/1345 , G02F1/1368 , H01L21/28 , H01L21/336 , H01L29/41 , H01L51/50 , H05B33/14
Abstract: 提供一种包括使用氧化物半导体并通态电流大的晶体管的半导体装置。一种半导体装置，包括：设置在驱动电路部中的第一晶体管；以及设置在像素部中的第二晶体管，其中，第一晶体管的结构和第二晶体管的结构互不相同。此外，第一晶体管及第二晶体管为顶栅结构的晶体管，被用作栅电极、源电极及漏电极的导电膜不重叠。此外，在氧化物半导体膜中，在不与栅电极、源电极及漏电极重叠的区域中具有杂质元素。
-
公开(公告)号：CN104488016A
公开(公告)日：2015-04-01
申请号：CN201380038678.2
申请日：2013-07-10
Applicant: 株式会社半导体能源研究所
IPC: G09F9/30 , G02F1/135 , G02F1/1368 , H01L21/336 , H01L27/32 , H01L29/786 , H01L51/50 , H05B33/04 , H05B33/14 , H05B33/22
CPC classification number: G02F1/1368 , G02F1/133345 , G02F1/133512 , G02F1/1337 , G02F1/13454 , H01L27/1214 , H01L27/1225 , H01L27/1248
Abstract: 显示装置包括设置有位于像素区域的外侧并与所述像素区域相邻并包括将信号供应给在像素区域的各像素中的第一晶体管的至少一个第二晶体管的驱动电路区域的第一衬底、与第一衬底相对的第二衬底、夹在第一衬底与第二衬底之间的液晶层、在第一晶体管及第二晶体管上的包含无机绝缘材料的第一层间绝缘膜、第一层间绝缘膜上的包含有机绝缘材料的第二层间绝缘膜、以及第二层间绝缘膜上的包含无机绝缘材料的第三层间绝缘膜。第三层间绝缘膜被设置在所述像素区域的上部区域的一部分中，并具有驱动电路区域内侧上的边缘部分。
-
公开(公告)号：CN103681655A
公开(公告)日：2014-03-26
申请号：CN201310390927.6
申请日：2013-08-30
Applicant: 株式会社半导体能源研究所
CPC classification number: H01L27/1255 , G02F1/13306 , G02F1/133345 , G02F1/13338 , G02F1/134336 , G02F1/136286 , G02F1/1368 , G02F2001/133302 , G02F2201/121 , G02F2201/123 , G06F3/0412 , H01L27/0629 , H01L27/1225 , H01L27/124 , H01L29/7869
Abstract: 本发明的一个方式是提供一种不降低开口率且具有增大了电荷容量的电容元件的半导体装置。半导体装置包括：包括具有透光性的半导体膜的晶体管；在一对电极之间设置有介电膜的电容元件；以及电连接于晶体管的像素电极，其中在电容元件中，与晶体管的具有透光性的半导体膜形成在同一表面上的具有导电性的膜用作一个电极，像素电极用作另一个电极，设置在具有透光性的半导体膜与像素电极之间的氮化绝缘膜及第二氧化绝缘膜用作介电体。
-
公开(公告)号：CN119156711A
公开(公告)日：2024-12-17
申请号：CN202380024902.6
申请日：2023-02-21
Applicant: 株式会社半导体能源研究所
IPC: H01L29/786 , G09F9/30 , H01L21/336 , H01L21/8234 , H01L21/8238 , H01L27/088 , H01L27/092 , H05B33/02 , H10K50/00
Abstract: 提供一种新颖半导体装置。本发明是组合横向沟道型晶体管和纵向沟道型晶体管的半导体装置。使用横向沟道型晶体管构成p沟道型晶体管且使用纵沟道型晶体管构成n沟道型晶体管，由此实现CMOS型半导体装置。在与横向沟道型晶体管的栅电极重叠的区域的绝缘层中设置开口，在该开口中形成纵向沟道型晶体管。在纵向沟道型晶体管的半导体层中使用氧化物半导体。
-
-
-
-
-
-
-
-
-
Search Results
105
records
(took 0.064 seconds)
