-
公开(公告)号：CN111542780A
公开(公告)日：2020-08-14
申请号：CN201880084907.7
申请日：2018-12-25
Applicant: 株式会社半导体能源研究所
IPC: G02F1/1368 , G09F9/30
Abstract: 提供一种开口率高的液晶显示装置。该显示装置在像素中包括晶体管、第一绝缘层、第二绝缘层、第三绝缘层、第一导电层、像素电极、公共电极以及液晶层。第一绝缘层位于晶体管的沟道形成区域上。第一导电层位于第一绝缘层上。第二绝缘层位于晶体管、第一绝缘层及第一导电层上。像素电极位于第二绝缘层上，第三绝缘层位于像素电极上，公共电极位于第三绝缘层上，液晶层位于公共电极上。公共电极具有隔着像素电极与第一导电层重叠的区域。像素包括像素电极与晶体管电连接的第一连接部及第一导电层与公共电极电连接的第二连接部。第一导电层、像素电极及公共电极都具有使可见光透过的功能。
-
公开(公告)号：CN119769195A
公开(公告)日：2025-04-04
申请号：CN202380060148.1
申请日：2023-08-08
Applicant: 株式会社半导体能源研究所
Abstract: 提供一种占有面积小的半导体装置。半导体装置包括第一导电层、第一导电层上的第二导电层、第二导电层上的第一绝缘层、第一绝缘层上的半导体层及第三导电层、半导体层及第三导电层上的第二绝缘层以及第二绝缘层上的第四导电层，第二导电层的至少一部分与第一导电层的顶面接触，半导体层与第一导电层的顶面、第二导电层的侧面、第三导电层及第一绝缘层的侧面接触，并且第四导电层隔着第二绝缘层与半导体层重叠。
-
公开(公告)号：CN119013783A
公开(公告)日：2024-11-22
申请号：CN202380033837.3
申请日：2023-04-03
Applicant: 株式会社半导体能源研究所
IPC: H01L27/088 , H01L21/8234 , H01L29/786 , H05B33/02 , H05B33/10 , H10K50/10 , H10K59/00
Abstract: 提供一种集成度高的半导体装置(10)。半导体装置包括彼此电连接的第一及第二晶体管以及第一绝缘层(110)，其中，第一晶体管(M2)包括第一半导体层(108)、第二绝缘层(106)及第一至第三导电层，第二晶体管(M1)包括第二半导体层(109)、第三绝缘层(106)及第四至第六导电层，第一绝缘层具有位于第一导电层(112a)上且到达第一导电层的开口，第二导电层(112b)位于第一绝缘层上，第一半导体层与第一导电层的顶面、开口的内壁及第二导电层接触，第三导电层(104)位于第二绝缘层上的与开口的内壁重叠的位置，第三绝缘层位于第四导电层(112b)上，第二半导体层以与第四导电层重叠的方式位于第三绝缘层上，并且，在剖视时，第五导电层(116a)接触于第二半导体层的侧端部的一个顶面，第六导电层(116b)接触于与一个侧端部相对的侧端部的另一个顶面。
-
公开(公告)号：CN117539095A
公开(公告)日：2024-02-09
申请号：CN202311433229.X
申请日：2018-12-25
Applicant: 株式会社半导体能源研究所
IPC: G02F1/1368 , G02F1/1343 , G09F9/35
Abstract: 提供一种开口率高的液晶显示装置。该显示装置在像素中包括晶体管、第一绝缘层、第二绝缘层、第三绝缘层、第一导电层、像素电极、公共电极以及液晶层。第一绝缘层位于晶体管的沟道形成区域上。第一导电层位于第一绝缘层上。第二绝缘层位于晶体管、第一绝缘层及第一导电层上。像素电极位于第二绝缘层上，第三绝缘层位于像素电极上，公共电极位于第三绝缘层上，液晶层位于公共电极上。公共电极具有隔着像素电极与第一导电层重叠的区域。像素包括像素电极与晶体管电连接的第一连接部及第一导电层与公共电极电连接的第二连接部。第一导电层、像素电极及公共电极都具有使可见光透过的功能。
-
公开(公告)号：CN118974805A
公开(公告)日：2024-11-15
申请号：CN202380030737.5
申请日：2023-04-10
Applicant: 株式会社半导体能源研究所
IPC: G09F9/30 , G09F9/00 , H05B44/00 , H01L21/8234 , H01L27/088 , H01L29/786 , H05B33/10 , H10K50/00
Abstract: 提供一种能够实现集成度高的半导体装置。该半导体装置包括彼此电连接的第一及第二晶体管以及第一绝缘层，其中第一晶体管包括第一半导体层、第二绝缘层以及第一至第三导电层，第二晶体管包括第二半导体层、第三绝缘层以及第四至第六导电层，第一绝缘层位于第一导电层上且包括到达第一导电层的开口，第二导电层位于第一绝缘层上，第一半导体层接触于第一导电层的顶面、开口的内壁以及第二导电层，第三导电层以在第二绝缘层上重叠于开口的内壁的方式设置，第三绝缘层位于第四导电层上，第五及第六导电层隔着第三绝缘层在第四导电层上设置，第二半导体层接触于第五及第六导电层的顶面、彼此相对的侧面以及夹在第五导电层与第六导电层之间的第三绝缘层的顶面。
-
Patent Agency Ranking
公开(公告)号：CN114207832A
公开(公告)日：2022-03-18
申请号：CN202080055599.2
申请日：2020-07-27
Applicant: 株式会社半导体能源研究所
Abstract: 提供一种电特性良好的半导体装置。提供一种可靠性高的半导体装置。本发明的一个方式是一种包括半导体层、半导体层上的第一绝缘层以及第一绝缘层上的导电层的半导体装置。半导体层具有第一区域、一对的第二区域、一对的第三区域以及一对的第四区域。第二区域夹着第一区域设置，第三区域夹着第一区域及第二区域设置，第四区域夹着第一区域、第二区域及第三区域设置。第一区域具有与第一绝缘层及导电层重叠的区域，第二区域及第三区域分别具有与第一绝缘层重叠的区域且不与导电层重叠，第四区域不与第一绝缘层和导电层重叠。与第二区域重叠的区域的第一绝缘层的厚度大致相等于与第一区域重叠的区域的第一绝缘层的厚度。与第三区域重叠的区域的第一绝缘层的厚度比与第二区域重叠的区域的第一绝缘层的厚度薄。
-
公开(公告)号：CN103681655B
公开(公告)日：2018-03-09
申请号：CN201310390927.6
申请日：2013-08-30
Applicant: 株式会社半导体能源研究所
CPC classification number: H01L27/1255 , G02F1/13306 , G02F1/133345 , G02F1/13338 , G02F1/134336 , G02F1/136286 , G02F1/1368 , G02F2001/133302 , G02F2201/121 , G02F2201/123 , G06F3/0412 , H01L27/0629 , H01L27/1225 , H01L27/124 , H01L29/7869
Abstract: 本发明的一个方式是提供一种不降低开口率且具有增大了电荷容量的电容元件的半导体装置。半导体装置包括：包括具有透光性的半导体膜的晶体管；在一对电极之间设置有介电膜的电容元件；以及电连接于晶体管的像素电极，其中在电容元件中，与晶体管的具有透光性的半导体膜形成在同一表面上的具有导电性的膜用作一个电极，像素电极用作另一个电极，设置在具有透光性的半导体膜与像素电极之间的氮化绝缘膜及第二氧化绝缘膜用作介电体。
-
公开(公告)号：CN118922949A
公开(公告)日：2024-11-08
申请号：CN202380025998.8
申请日：2023-03-06
Applicant: 株式会社半导体能源研究所
IPC: H01L29/786 , H01L21/8234 , H01L27/06 , H01L27/088 , H05B33/10 , H05B45/60 , H10K50/00
Abstract: 提供一种集成度高的半导体装置。半导体装置包括：第一及第二晶体管；以及绝缘层，第一晶体管包括：源电极；在源电极上的绝缘层上的漏电极；接触于源电极的顶面、设置在绝缘层的开口的内壁及漏电极的顶面的第一半导体层；接触于第一半导体层的顶面及侧面的第一栅极绝缘层；第一栅极绝缘层上的具有重叠于开口的内壁的区域的第一栅电极，第二晶体管包括：绝缘层上的第二半导体层；接触于第二半导体层的顶面及侧面中的一方的源电极；接触于第二半导体层的顶面及侧面中的另一方的漏电极；接触于第二半导体层的顶面、源电极的顶面及侧面以及漏电极的顶面及侧面的第二栅极绝缘层；第二栅极绝缘层上的第二栅电极，并且，第一半导体层与第二栅电极接触。
-
公开(公告)号：CN111542780B
公开(公告)日：2023-11-21
申请号：CN201880084907.7
申请日：2018-12-25
Applicant: 株式会社半导体能源研究所
IPC: G02F1/1368 , G09F9/30
-
公开(公告)号：CN116895660A
公开(公告)日：2023-10-17
申请号：CN202310324678.4
申请日：2023-03-29
Applicant: 株式会社半导体能源研究所
IPC: H01L27/12 , H01L21/77 , H10K59/12 , H10K59/121 , H10K59/131
Abstract: 提供一种集成度高的半导体装置以及半导体装置的制造方法。该半导体装置包括第一及第二晶体管以及第一绝缘层，第一晶体管包括第一半导体层、第二绝缘层以及第一至第三导电层，第二晶体管包括第二半导体层、第三绝缘层以及第四至第六导电层，第一绝缘层具有接触于第一半导体层及第一导电层的区域以及到达第一导电层的开口，第一半导体层接触于第一导电层的顶面、开口的内壁以及第二导电层，第二导电层位于第一绝缘层上，第三导电层设在第一半导体层上且具有隔着第二绝缘层重叠于开口的内壁的区域，第二半导体层接触于第四及第五导电层的彼此相对的侧端部的侧面及顶面，第六导电层隔着第三绝缘层设在第二半导体层上，第一及第二晶体管彼此电连接。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.026 seconds)
