-
公开(公告)号：CN107241917B
公开(公告)日：2021-03-16
申请号：CN201480009591.7
申请日：2014-02-07
摘要： SiC单晶，在基本平行于其c‑平面的面内包括，具有特定方向伯格斯矢量(A)的边缘位错不均匀地分布于其中的区域(A)，和具有特定方向伯格斯矢量(B)不均匀分布于其中的区域(B)。所述区域(A)位于相对于晶面部分的 方向，而所述的区域(B)位于相对于所述晶面部分的 方向。SiC是通过沿着基本平行于所述c‑平面的方向切割由所述SiC单晶所得的SiC晶片而制备的，且从所述SiC晶片上切割所述SiC基板使得所述SiC基板主要包含所述区域(A)和所述区域(B)中的一个。使用所述SiC基板制备SiC器件。
-
公开(公告)号：CN107919383B
公开(公告)日：2020-01-31
申请号：CN201710887817.9
申请日：2017-09-27
摘要： 本发明提供一种开关元件，抑制在连接区域产生的电场。开关元件具备：半导体基板；沟槽，设于半导体基板的上表面；栅极绝缘层，覆盖沟槽的内表面；以及栅电极，配置于沟槽内，并且通过栅极绝缘层而与半导体基板绝缘。半导体基板具备：第一导电型的第一半导体区域，与栅极绝缘层接触；第二导电型的体区域，在第一半导体区域的下侧与栅极绝缘层接触；第一导电型的第二半导体区域，在体区域的下侧与栅极绝缘层接触；第二导电型的底部区域，在沟槽的底面与栅极绝缘层接触；以及第二导电型的连接区域，在沟槽的侧面与栅极绝缘层接触，并且将体区域与底部区域连接。连接区域的厚度比底部区域的厚度厚。
-
公开(公告)号：CN110073497A
公开(公告)日：2019-07-30
申请号：CN201780076727.X
申请日：2017-11-28
IPC分类号： H01L29/872 , H01L21/329 , H01L29/06 , H01L29/78
摘要： 一种半导体装置，其具有半导体衬底、设置在半导体衬底的前表面中的第一沟槽、设置在第一沟槽内部的阳极电极、以及设置在半导体衬底的背表面上的阴极电极。所述半导体衬底具有第一p型区域、第二p型区域和与第一p型区域和第二p型区域接触的主n型区域，并且与第一沟槽的侧表面中的阳极电极形成肖特基接触。半导体衬底满足下述关系，即，当在平面图中观察前表面时，第一沟槽的面积小于主n型区域与在第一沟槽的侧表面中的阳极电极相接触的肖特基界面的面积。
-
公开(公告)号：CN108335965A
公开(公告)日：2018-07-27
申请号：CN201711431619.8
申请日：2017-12-26
CPC分类号： H01L29/7813 , H01L29/1095 , H01L29/1608 , H01L29/66734
摘要： 本发明提供一种SiC-MOSFET及其制造方法。在SiC基板上通过外延生长来形成n型的漂移区、p型的第一体区、p型的接触区。在接触区通过蚀刻来形成使第一体区露出的开口，在露出于开口内的第一体区上通过外延生长来形成p型的第二体区。通过外延生长来形成n型的源区，在源区的位于接触区上的范围的一部分通过蚀刻来形成使接触区露出的开口。通过蚀刻来形成从源区通过接触区的开口内而延伸至漂移区的沟槽，在沟槽内形成栅极绝缘膜及栅电极。
-
公开(公告)号：CN104024492B
公开(公告)日：2017-11-14
申请号：CN201280059156.6
申请日：2012-12-03
IPC分类号： C30B29/36
CPC分类号： H01L29/045 , C30B23/025 , C30B29/36 , H01L29/1608
摘要： 本发明涉及一种SiC单晶，其包含具有{0001}面内方向(主要与＜11‑20＞方向平行的方向)的柏氏矢量的位错的密度为3700cm/cm2以下的低位错密度区域(A)。这样的SiC单晶是采用以下的方法得到的：从a面生长晶体切出高偏置角的c面生长籽晶，进行c面生长使得被导入至c面刻面的螺旋位错密度在规定范围内，从得到的c面生长晶体中切出低偏置角的c面生长晶体，进行c面生长使得被导入至c面刻面的螺旋位错密度在规定范围内。SiC晶片以及半导体器件由这样的SiC单晶得到。
-
公开(公告)号：CN113614883B
公开(公告)日：2023-08-04
申请号：CN202080023863.4
申请日：2020-03-26
申请人： 株式会社电装
IPC分类号： H01L21/28 , H01L29/06 , H01L29/417 , H01L29/78 , H01L29/12 , H01L21/336
摘要： 设单元部(1)中的在漂移层(12)与基体区域(13)的层叠方向上与保护膜(60)重叠的区域为第1单元部(1a)，设与第1单元部(1a)不同的区域为第2单元部(1b)，在第1单元部(1a)及第2单元部(1b)形成有栅极构造。并且，第1电极(20)中，设位于第1单元部(1a)的部位为第1部位(20a)，设位于第2单元部(1b)的部位为第2部位(20b)，设从半导体基板(10)的一面(100a)到第1电极(20)中的与一面(100a)相反侧的表面之间的长度为膜厚，第1部位(20a)具有膜厚比第2部位(20b)厚的部分。
-
公开(公告)号：CN110235229B
公开(公告)日：2022-08-12
申请号：CN201880006937.6
申请日：2018-01-17
申请人： 株式会社电装
IPC分类号： H01L21/336 , H01L29/78 , H01L21/28 , H01L21/316 , H01L21/768 , H01L29/06 , H01L29/12 , H01L29/417
摘要： 通过进行H2退火而使层间绝缘膜(10)致密化。通过进行这样的致密化，与不进行致密化的情况相比，层间绝缘膜(10)变硬。因此，即使在对于层间绝缘膜(10)形成接触孔(10a、10b)后进行成为高温的加热工序，也抑制接触孔(10a、10b)的侧壁的角部变圆。由此，即使成为金属电极的Al－Si层(9d、31c)向接触孔(10a、10b)内的进入量较多，也抑制基于应力的层间绝缘膜(10)的变形，抑制因该应力而使栅极绝缘膜(7)产生裂纹。
-
公开(公告)号：CN110073497B
公开(公告)日：2022-07-08
申请号：CN201780076727.X
申请日：2017-11-28
IPC分类号： H01L29/872 , H01L21/329 , H01L29/06 , H01L29/78
摘要： 一种半导体装置，其具有半导体衬底、设置在半导体衬底的前表面中的第一沟槽、设置在第一沟槽内部的阳极电极、以及设置在半导体衬底的背表面上的阴极电极。所述半导体衬底具有第一p型区域、第二p型区域和与第一p型区域和第二p型区域接触的主n型区域，并且与第一沟槽的侧表面中的阳极电极形成肖特基接触。半导体衬底满足下述关系，即，当在平面图中观察前表面时，第一沟槽的面积小于主n型区域与在第一沟槽的侧表面中的阳极电极相接触的肖特基界面的面积。
-
公开(公告)号：CN108335965B
公开(公告)日：2021-12-17
申请号：CN201711431619.8
申请日：2017-12-26
摘要： 本发明提供一种SiC‑MOSFET及其制造方法。在SiC基板上通过外延生长来形成n型的漂移区、p型的第一体区、p型的接触区。在接触区通过蚀刻来形成使第一体区露出的开口，在露出于开口内的第一体区上通过外延生长来形成p型的第二体区。通过外延生长来形成n型的源区，在源区的位于接触区上的范围的一部分通过蚀刻来形成使接触区露出的开口。通过蚀刻来形成从源区通过接触区的开口内而延伸至漂移区的沟槽，在沟槽内形成栅极绝缘膜及栅电极。
-
公开(公告)号：CN109075197B
公开(公告)日：2021-09-03
申请号：CN201680082528.5
申请日：2016-12-26
IPC分类号： H01L29/78 , H01L29/739 , H01L29/06
摘要： 提供了一种沟槽栅半导体开关元件。所述元件的半导体衬底包括：第二导电类型底部区，其与所述沟槽的底表面处的所述栅极绝缘层接触；以及第一导电类型第二半导体区，其从与所述体区的下表面接触的位置延伸到与所述底部区的下表面接触的位置。所述底部区包括：第一底部区，其与位于所述沟槽的纵向上的端部处的所述底表面的第一范围中的所述栅极绝缘层接触，并且从所述底表面延伸到第一位置；以及第二底部区，其与在邻近所述第一范围的第二范围中的所述栅极绝缘层接触，并且从所述底表面延伸到比所述第一位置更低的第二位置。
-
-
-
-
-
-
-
-
-
搜索结果
35 条记录 (耗时 0.029 秒)
