一种半导体结构及其热测试方法

    公开(公告)号:CN117976660A

    公开(公告)日:2024-05-03

    申请号:CN202410361538.9

    申请日:2024-03-27

    Abstract: 公开了一种半导体结构及其热测试方法,半导体结构包括:堆叠结构,堆叠结构包括测试结构以及位于测试结构相对的两侧并与测试结构接触的发热层和感测层,发热层内设置有第一导电层,感测层内设置有第二导电层,第一导电层包括第一输入端和第一输出端,第二导电层包括第二输入端和第二输出端;至少一个第一测试焊盘、至少一个第二测试焊盘、至少一个第三测试焊盘以及至少一个第四测试焊盘,分立设置在堆叠结构的上表面;多个互连结构,在堆叠结构内沿竖直方向延伸延伸;其中,第一测试焊盘和第二测试焊盘通过互连结构分别与第一输入端和第一输出端对应电连接,第三测试焊盘和第四测试焊盘通过互连结构分别与第二输入端和第二输出端对应电连接。

    一种光刻机的清洁方法
    12.
    发明公开

    公开(公告)号:CN117826541A

    公开(公告)日:2024-04-05

    申请号:CN202410045349.0

    申请日:2024-01-11

    Abstract: 本公开实施例提供了一种光刻机的清洁方法,光刻机包括载台、设置于载台上方的物镜以及用于提供曝光光束的曝光光源,载台上附着有污染物;清洁方法包括:提供控片,将控片置于载台上;对控片执行曝光工艺,曝光光源通过物镜向控片辐射曝光光束以加热控片,控片将热量传递至附着在载台上的污染物,以降低污染物与载台之间的粘附性。

    密封环可靠性的评估方法
    13.
    发明公开

    公开(公告)号:CN117371171A

    公开(公告)日:2024-01-09

    申请号:CN202311125674.X

    申请日:2023-08-31

    Abstract: 本申请实施例提供一种密封环可靠性的评估方法,该方法包括:根据密封环实际结构构建密封环的仿真模型;仿真模型至少包括沿第一方向延伸、沿第二方向堆叠的多层金属层,以及位于相邻两层所述金属层的金属过孔;定义仿真模型的测试应力和测试温度;在一定测试温度下,向仿真模型的受力面施加不同方向的测试应力,以确定密封环中金属层的形变性能;其中,仿真模型的受力面与第一方向和第二方向构成的平面平行;在形变性能满足预设条件的情况下,确认密封环的可靠性满足要求。

    一种半导体结构及其制造方法
    14.
    发明公开

    公开(公告)号:CN117316763A

    公开(公告)日:2023-12-29

    申请号:CN202311175038.8

    申请日:2023-09-12

    Abstract: 公开了一种半导体结构及其制造方法,该制造方法包括:提供衬底,在衬底上形成第一图案化掩膜层,以第一图案化掩膜层为掩膜刻蚀衬底,以形成第一沟槽,衬底未被刻蚀的区域构成凸起结构;在衬底上形成第二图案化掩膜层,第二图案化掩膜层至少覆盖凸起结构的侧壁和上表面,第二图案化掩膜层上形成有开口,开口暴露第一沟槽的部分底面;以第二图案化掩膜层为掩膜,从开口刻蚀衬底,以在第一沟槽的下方形成第二沟槽。

    芯片系统
    15.
    发明授权

    公开(公告)号:CN114937659B

    公开(公告)日:2022-11-11

    申请号:CN202210858221.7

    申请日:2022-07-21

    Abstract: 本公开提供一种芯片系统,所述芯片系统包括:第一基板;位于所述第一基板上阵列排布的多个第一功能芯片;以及位于所述第一功能芯片表面上的多个第二功能芯片;其中,所述第一功能芯片与所述第二功能芯片具有不同类型的功能;每个所述第二功能芯片在所述第一基板上的投影分别与至少两个所述第一功能芯片在所述第一基板上的投影至少部分重叠;所述第二功能芯片与至少两个所述第一功能芯片在重叠的区域内键合连接;键合连接的所述第一功能芯片与所述第二功能芯片之间具有多路连接通道;所述多路连接通道被配置为使所述第二功能芯片与至少两个所述第一功能芯片之间具有信号通信。

    异质集成结构及其制备方法、半导体器件

    公开(公告)号:CN118073965A

    公开(公告)日:2024-05-24

    申请号:CN202410188617.4

    申请日:2024-02-20

    Inventor: 高标 谢冬

    Abstract: 本申请实施例公开了一种异质集成结构及其制备方法、半导体器件。所述制备方法包括:形成第一芯片,第一芯片包括第一半导体基材及位于第一半导体基材上的第一功能层和第一互连层,第一互连层包括第一介质层和位于第一介质层中的多个第一导电柱。形成第一晶圆,第一晶圆包括第二半导体基材及位于第二半导体基材上的第二功能层和第二互连层,第二互连层包括第二介质层和位于第二介质层中的多个第二导电柱。第一半导体基材与第二半导体基材不同。将第一芯片的第一互连层与第一晶圆的第二互连层键合,得到键合结构;第一芯片和第一晶圆通过第一导电柱和第二导电柱电连接。切割键合结构,形成异质集成结构。

    一种集成电路结构
    18.
    发明公开

    公开(公告)号:CN116709787A

    公开(公告)日:2023-09-05

    申请号:CN202310643750.X

    申请日:2023-05-31

    Inventor: 陈珍 谢冬 姜玉丽

    Abstract: 本申请涉及集成电路领域,公开了一种集成电路结构。集成电路结构包括:依次堆叠的第一逻辑芯片、第一存储芯片、第二存储芯片和第二逻辑芯片。其中,第一逻辑芯片,用于控制并直接访问第一存储芯片;第一存储芯片,用于存储动态数据;第二存储芯片,用于存储静态数据;第二存储芯片为相变存储器;第二逻辑芯片,用于控制并直接访问第二存储芯片。

    裸芯片及其制造方法、半导体结构以及测试系统

    公开(公告)号:CN119050081A

    公开(公告)日:2024-11-29

    申请号:CN202411112462.2

    申请日:2024-08-14

    Inventor: 高标 谢冬

    Abstract: 本公开实施例提供了一种裸芯片及其制造方法、半导体结构以及测试系统。所述裸芯片包括:裸芯片主体和缺口结构,裸芯片主体具有相对设置的第一键合面和第一非键合面、以及位于所述第一键合面与所述第一非键合面之间的多个侧壁,所述第一键合面所在平面与每个所述侧壁所在平面相交;缺口结构包括:位于相对设置的两个所述侧壁的至少两个缺口,所述至少两个缺口均显露于所述第一键合面;所述裸芯片主体在所述缺口处形成有支撑面,所述支撑面与所述第一非键合面相对设置,所述支撑面用于在键合强度测试中与测试装置接触。

    一种半导体结构及其热测试方法

    公开(公告)号:CN117976660B

    公开(公告)日:2024-06-21

    申请号:CN202410361538.9

    申请日:2024-03-27

    Abstract: 公开了一种半导体结构及其热测试方法,半导体结构包括:堆叠结构,堆叠结构包括测试结构以及位于测试结构相对的两侧并与测试结构接触的发热层和感测层,发热层内设置有第一导电层,感测层内设置有第二导电层,第一导电层包括第一输入端和第一输出端,第二导电层包括第二输入端和第二输出端;至少一个第一测试焊盘、至少一个第二测试焊盘、至少一个第三测试焊盘以及至少一个第四测试焊盘,分立设置在堆叠结构的上表面;多个互连结构,在堆叠结构内沿竖直方向延伸延伸;其中,第一测试焊盘和第二测试焊盘通过互连结构分别与第一输入端和第一输出端对应电连接,第三测试焊盘和第四测试焊盘通过互连结构分别与第二输入端和第二输出端对应电连接。

Patent Agency Ranking