公开(公告)号：CN216288431U

公开(公告)日：2022-04-12

申请号：CN202122794519.X

申请日：2021-11-15

Applicant: 福建省晋华集成电路有限公司

Inventor： 陈云 ,  詹益旺 ,  陈凡 ,  刘强 ,  李宝玉 ,  江丽贞

IPC: H01L23/528 ,  H01L21/768

Abstract: 本申请公开一种半导体存储装置，能够满足制造微小线宽图案的分辨率需求或制作工艺需求。所述制备方法包括以下步骤：提供衬底，上表面形成有导电结构层；图形化导电结构层，从而形成包括第一图案结构的第一导电结构，第一图案结构沿第一方向延伸，在垂直于第一方向的第二方向上具有第一宽度，第一图案结构还包括末端导电结构，末端导电结构包括沿第一方向依次设置的内侧加宽部以及外侧加宽部，分别用于沿第三方向延伸第一图案结构，以及沿第四方向延伸第一图案结构，且第三方向和第四方向均非平行于第一方向。

公开(公告)号：CN222621487U

公开(公告)日：2025-03-14

申请号：CN202421306602.5

申请日：2024-06-07

Applicant: 福建省晋华集成电路有限公司

Inventor： 吴建山 ,  许培育 ,  蔡建成 ,  江丽贞 ,  张昊 ,  吴媛

IPC: H10D30/60

Abstract: 本实用新型提供了一种半导体器件，包括：衬底、栅极结构和侧墙，其中栅极结构位于衬底上，栅极结构包括由下至上依次堆叠的第一硅层、层间氧化层、第二硅层和导电层，侧墙覆盖栅极结构的侧面。本实用新型通过设置栅极结构包括第一硅层和第二硅层，两层硅层能够有效防止栅极结构出现倒塌的可能性，提高半导体器件的可靠性。

公开(公告)号：CN220755376U

公开(公告)日：2024-04-09

申请号：CN202320902355.4

申请日：2023-04-20

Applicant: 福建省晋华集成电路有限公司

Inventor： 郑俊义 ,  许培育 ,  江丽贞 ,  张昊 ,  陈炫彤 ,  张许阳

IPC: H10B41/27 ,  H10B41/35 ,  H10B43/27 ,  H10B43/35 ,  H10B43/50 ,  H10B41/50

Abstract: 本实用新型公开了一种半导体器件，属于半导体器技术领域，所述半导体器件包括衬底、第一衬垫层、第二衬垫层及连接层。第一衬垫层与第二衬垫层在垂直方向上堆叠设置在衬底上。连接层的至少一部分设置在第一衬垫层与第二衬垫层之间，其中，第一衬垫层、第二衬垫层、与连接层中至少一个具有波浪形侧壁。本实用新型可以在相同的占地面积下增加半导体器件的载子通道宽度，优化电子传输信号的可靠性并降低漏电流发生。