-
公开(公告)号：CN102130013B
公开(公告)日：2012-07-11
申请号：CN201010619508.1
申请日：2010-12-31
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新傲科技股份有限公司
IPC: H01L21/336 , H01L21/265 , H01L21/762
Abstract: 本发明公开了一种具有缓冲层的SOI超结LDMOS器件制作方法，该方法首先对SOI衬底的顶层硅进行N型离子注入，使整个漂移区下方成为N型区域；然后对所述漂移区进行浅掺杂N型离子注入，在漂移区的表层形成浅掺杂N型缓冲层；之后通过版图对所形成的N型区域进行P型离子注入，在所述N型区域中形成等间隔的多个横向P型柱区，将所述N型区域划分为多个横向N型柱区，交替排列的P型柱区和N型柱区组成横向超结结构。本发明将缓冲层设于漂移区上方，可以抑制衬底辅助耗尽效应对SOI超结LDMOS漂移区电荷平衡的影响，提高了器件的击穿电压，并且通过巧妙地调整N/P离子注入的步骤，设计版图和离子注入浓度等，进一步简化了工艺，降低了生产成本。
-
公开(公告)号：CN101916761B
公开(公告)日：2012-07-04
申请号：CN201010231684.8
申请日：2010-07-20
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新傲科技股份有限公司
IPC: H01L27/12 , H01L21/762 , H01L21/3205
Abstract: 本发明公开了一种SOI埋氧层下的导电层及其制作工艺，其中所述SOI包括由下至上生长的底层硅膜、埋氧层、顶层硅膜；所述导电层生长于底层硅膜和埋氧层之间；所述导电层包括电荷引导层和阻挡层，所述阻挡层生长于所述电荷引导层的上、下表面。本发明可以将器件内部产生的热量通过导电层迅速排至外部，有效减小SOI的自热效应；而且使非绝缘性的衬底效果和完全绝缘的衬底一样；此外其可以释放界面积聚的多余电荷，缓解纵向电场对器件内部电荷分布的影响。
-
公开(公告)号：CN102130012A
公开(公告)日：2011-07-20
申请号：CN201010619485.4
申请日：2010-12-31
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新傲科技股份有限公司
IPC: H01L21/336 , H01L21/28 , H01L21/265
CPC classification number: H01L29/7824 , H01L29/0634 , H01L29/086 , H01L29/0878 , H01L29/66681
Abstract: 本发明公开了一种SOI超结LDMOS器件的LDD、LDS及缓冲层一体化制作方法，该方法采用SOI衬底对顶层硅进行离子注入形成交替排列的N型和P型柱区，作为漂移区的横向超结结构；然后利用多次离子注入方式对所述顶层硅中除漂移区以外的部分掺杂，形成P阱体区，制作出栅区；之后不采用版图，利用自对准工艺直接对所述SOI衬底露出的顶层硅表面进行浅掺杂N型离子注入，从而同时在漂移区的表层形成浅掺杂N型缓冲层，在源、漏区的位置分别形成LDS和LDD；最后再制作源区、漏区和体接触区完成器件。该方法制作的缓冲层处于漂移区表层，LDD和LDS以及缓冲层两步工艺一体化完成，节省版图，大大降低了工艺难度。
-
公开(公告)号：CN101916727A
公开(公告)日：2010-12-15
申请号：CN201010220370.8
申请日：2010-07-06
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/336 , H01L21/331 , H01L21/316
CPC classification number: H01L29/7824 , H01L29/0653 , H01L29/0886 , H01L29/42368 , H01L29/66681
Abstract: 本发明提供的SOI高压功率器件的制备方法，其首先在SOI基板表面的部分区域形成第一氧化层，再去除所述第一氧化层以便形成凹陷区，然后在凹陷区形成第二氧化层，以便使第二氧化层的表面与SOI基板表面保持平齐，再在已形成第二氧化层的结构上进行包括光刻、掺杂在内的处理以分别形成作为高压功率器件漏极和源极的P型区域和N型区域、以及作为栅极的栅极区域，随后在已形成P型区域和N型区域的结构的漂移区上方淀积第三氧化层，使第三氧化层和第二氧化层的厚度之和与SOI基板中的氧化夹层的厚度接近一致，最后再生成分别与P型区域、N型区域及栅极区域相接触的各金属子区域，由此形成耐高压的高压功率器件。
-
公开(公告)号：CN109917179B
公开(公告)日：2021-03-19
申请号：CN201910211777.5
申请日：2019-03-20
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G01R19/25
Abstract: 本发明提供一种电流检测系统，包括一功率器件，其功率发射极和辅助发射极之间连接有低通滤波器，低通滤波器包括滤波器电容和滤波器电阻；采样信号调节电路，与低通滤波器的电容输出端相连；信号整形电路，连接于功率发射极和辅助发射极之间；以及可编程器件，其与采样信号调节电路的输出端和信号整形电路的输出端相连，接收信号整形电路的信号作为启动信号，控制采样信号调节电路进行采样。本发明还提供了一种电流检测方法和一种可编程器件。本发明的电流检测系统可以实现功率器件寄生参数与检测系统的时间常数自动匹配，而不需对每个功率器件的寄生参数进行测量，因此提高了检测精度，并且此检测系统电路结构简单，易于集成。
-
Patent Agency Ranking
公开(公告)号：CN111162789A
公开(公告)日：2020-05-15
申请号：CN202010058947.3
申请日：2020-01-19
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H03M1/54
Abstract: 本发明公开了一种采样保持电路及电器，包括：第一电容、第一场效应管、第二电容；所述第一电容的一端分别与所述采样保持电路的输入端和所述第一场效应管的源极，所述第一电容的另一端接地；所述第一场效应管的漏极均与所述第二电容的一端和所述采样保持电路的输出端耦接；所述第二电容的另一端接地。本发明提供的采样保持电路能减小输出信号的掉电率、减小采样开关的导通电阻、提高线性度以及降低总体功耗。
-
公开(公告)号：CN110262614A
公开(公告)日：2019-09-20
申请号：CN201910634838.9
申请日：2019-07-15
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G05F1/567
Abstract: 本发明公开了一种基准电压温度系数修调方法、装置及终端，所述的方法包括：获取第一修调电阻的第一码值和第二修调电阻的第二码值；获取第一码值的温度特性曲线的斜率、第二码值的温度特性曲线的斜率以及第一码值和第二码值之间数值的差值；根据第一码值的温度特性曲线的斜率、第二码值的温度特性曲线的斜率以及第一码值和第二码值之间的数值的差值，获得修调步长；获得第一预设斜率值，并根据第一预设斜率值和修调步长，以及第一码值的温度特性曲线的斜率或第二码值的温度特性曲线的斜率，获得与第一预设斜率值对应的理论码值，理论码值为正数；根据理论码值获得最低温度系数的码值；基于最低温度系数的码值，对每一个芯片的温度系数进行修调。
-
公开(公告)号：CN107359221B
公开(公告)日：2019-03-01
申请号：CN201710602303.4
申请日：2017-07-21
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L31/18 , H01L31/0232 , H01L31/0392
Abstract: 本发明提供一种基于SOI‑量子点异质结的红外探测器制备方法，包括：1)提供SOI衬底，包括顶层硅、底层硅以及埋氧层；2)刻蚀顶层硅的边缘区域；3)在顶层硅表面两侧沉积金属接触材料，再经退火形成金属硅化物作为源区接触层和漏区接触层；4)沉积覆盖所述源区接触层和漏区接触层的源区金属电极和漏区金属电极，并在所述底层硅的表面沉积底栅金属电极；5)在所述顶层硅与源区接触层、漏区接触层的接触界面上进行离子注入与激活，形成P+区域和N+区域；6)在所述顶层硅表面形成量子点。本发明采用SOI作为衬底，并结合量子点制备获得红外探测器，使Si基红外探测系统具有寄生效应小、抗干扰、速度快、功耗低、集成度高、抗单粒子辐照能力强等优点。
-
公开(公告)号：CN105680107B
公开(公告)日：2018-09-25
申请号：CN201610150614.7
申请日：2016-03-16
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01M10/42 , H01L27/02 , H01L27/092
Abstract: 本发明提供一种基于SOI工艺的电池管理芯片电路，所述电池管理芯片电路包括高压多路选通器MUX、电压基准电路、Sigma‑delta ADC（包括模拟调制器以及数字滤波器）、SPI通讯电路、以及功能控制电路与电压值寄存器。所述电池管理芯片电路为基于SOI高压工艺集成，尤其是所述电池管理芯片电路采用的高压MOS管为基于SOI工艺的高压MOS器件单元。另外，本发明重点突出了高压多路选通器MUX与Sigma‑delta ADC的接口电路‑斩波电路的设计，以阐述本发明采用SOI工艺设计与流片时会带来电路设计难度降低以及版图面积减小等诸多优势。
-
公开(公告)号：CN106158933A
公开(公告)日：2016-11-23
申请号：CN201510167697.6
申请日：2015-04-09
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/49 , H01L29/78 , H01L21/336
CPC classification number: H01L29/7816 , H01L29/4958 , H01L29/66704 , H01L29/7825
Abstract: 本发明提供一种SiC-LDMOS功率表器件及其制备方法，包括：P-型衬底；P型外延层；N型外延层；第一沟槽，形成于所述N型外延层之中；绝缘层，填充于所述第一沟槽之内；多个N型多晶硅层，自下而上间隔分布于所述绝缘层中；所述第一沟槽的一侧形成有P-型阱，所述P-型阱中形成有N+型源区及与所述N+型源区相连的P+型层，所述N+型源区表面形成有源极金属，所述N+型源区与所述第一沟槽之间的表面形成有绝缘栅以及栅金属层；所述第一沟槽的另一侧形成有N+型漏区，所述N+型漏区表面形成有漏极金属。本发明可以提高器件耐压，在器件导通时，可以极大的提高漂移区电流，降低器件的导通电阻，提高器件的功率因子。
-
-
-
-
-
-
-
-
-
Search Results
77
records
(took 0.037 seconds)
