公开(公告)号：CN106298541B

公开(公告)日：2019-07-12

申请号：CN201610410697.9

申请日：2016-06-13

申请人： 万国半导体股份有限公司

发明人： 马督儿·博德 ,  管灵鹏 ,  卡西科·帕德马纳班 ,  哈姆扎·耶尔马兹

IPC分类号： H01L21/336 ,  H01L29/78 ,  H01L29/06

CPC分类号： H01L29/0634 ,  H01L21/26513 ,  H01L29/0623 ,  H01L29/0696 ,  H01L29/0878 ,  H01L29/0882 ,  H01L29/0886 ,  H01L29/1095 ,  H01L29/7818

摘要： 本发明涉及一种用于制备超级结结构的方法，尤其涉及一种用于制备横向超级结结构的方法；一种在半导体器件中制备横向超级结结构的制备方法，使用N和P型离子注入到基极外延层中。在一些实施例中，基极外延层为本征外延层或轻掺杂外延层。该方法同时将N和P型离子注入到基极外延层中。连续重复进行外延和注入工艺，在半导体基极层上制备多个注入的基极外延层。形成所需数量的注入基极外延层之后，对半导体结构退火，形成含有交替N和P型薄半导体区的横向超级结结构。确切地说，通过离子注入工艺和后续的退火，制成交替的N和P型薄超级结层。本发明所述的制备方法，确保在横向超级结器件中实现良好的电荷控制。

公开(公告)号：CN106601785A

公开(公告)日：2017-04-26

申请号：CN201610338921.8

申请日：2016-05-20

申请人： 立锜科技股份有限公司

发明人： 黄宗义

IPC分类号： H01L29/06 ,  H01L29/78 ,  H01L21/336

CPC分类号： H01L29/7816 ,  H01L21/76205 ,  H01L29/0623 ,  H01L29/0649 ,  H01L29/0878 ,  H01L29/0886 ,  H01L29/1095 ,  H01L29/42368 ,  H01L29/66681 ,  H01L29/78 ,  H01L29/0684 ,  H01L29/66568

摘要： 本发明提出一种上桥(high‑side)功率元件及其制造方法。其中，上桥功率元件包含：基板、外延层、高压阱、本体区、栅极、源极、漏极、以及埋区。其中，本体区具有第一导电型，且于通道方向上，与高压阱间具有通道方向接面。埋区形成于基板与外延层中，具有第二导电型，且于高度方向上，部分埋区位于基板中，且另一部分埋区位于外延层中，且于通道方向上，埋区的内侧边界，介于漏极与通道方向接面之间。其中，埋区中的第二导电型杂质浓度，足以于上桥功率元件在导通操作中，避免通道方向接面与漏极间的高压阱完全空乏。

公开(公告)号：CN106024897A

公开(公告)日：2016-10-12

申请号：CN201610554363.9

申请日：2016-07-14

申请人： 电子科技大学

发明人： 罗小蓉 ,  葛薇薇 ,  吴俊峰 ,  马达 ,  吕孟山 ,  黄琳华 ,  刘庆 ,  孙涛

IPC分类号： H01L29/78

CPC分类号： H01L29/7816 ,  H01L29/063 ,  H01L29/0653 ,  H01L29/0696 ,  H01L29/0847 ,  H01L29/0878 ,  H01L29/0882 ,  H01L29/0886 ,  H01L29/404 ,  H01L29/407 ,  H01L29/4238 ,  H01L29/7825 ,  H01L29/7831 ,  H01L29/7835

摘要： 本发明属于功率半导体器件领域，涉及一种基于体硅技术的横向三栅功率LDMOS。本发明主要特点为：具有三栅结构和可以与源或栅或外加电极电气相连的第二导电材料。本发明主要优势如下：三栅结构增加了沟道密度，降低了沟道电阻，从而使比导通电阻下降；第二导电材料可以自由选择电极，当于栅电极相接时，在正向时，在第二凹槽的侧面及底面形成电子积累面，形成的多维低阻通道，使比导通电阻大为降低，在反向时，可以辅助耗尽漂移区，增加器件的漂移区掺杂浓度，使器件的比导通电阻降低；当与源电极相接时，减小了栅漏交叠，降低了器件的栅漏电容，从而减小了开关损耗；当与外加电极电气相连时，能够达到多种效果。

公开(公告)号：CN103959475B

公开(公告)日：2016-09-07

申请号：CN201280006360.1

申请日：2012-11-21

申请人： 丰田自动车株式会社

发明人： 添野明高 ,  山本敏雅

IPC分类号： H01L29/78 ,  H01L21/336 ,  H01L29/12

CPC分类号： H01L29/7813 ,  H01L21/047 ,  H01L29/0623 ,  H01L29/0878 ,  H01L29/0886 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/4236 ,  H01L29/66068 ,  H01L29/66734

摘要： 本发明提供一种半导体装置，具备：第一导电型的漂移层；第二导电型的主体层；第一导电型的源极层；第一导电型的漏极层；沟槽栅极，贯通主体层而到达漂移层；第二导电型的第一半导体层，包围沟槽栅极的底部，通过漂移层而与主体层分离；第一导电型的第二半导体层，沿着沟槽栅极的长度方向上的端部设置，该第一导电型的第二半导体层的一端部与主体层相接且另一端部与第一半导体层相接；及连接层，该连接层的一端部与主体层连接且另一端部与第一半导体层连接，并且，该连接层与第二半导体层相接，通过第二半导体层而与沟槽栅极的长度方向上的端部相隔离。

公开(公告)号：CN103280460B

公开(公告)日：2016-09-07

申请号：CN201310194265.5

申请日：2013-05-22

申请人： 矽力杰半导体技术(杭州)有限公司

发明人： 韩成功

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC分类号： H01L29/7835 ,  H01L29/0653 ,  H01L29/0847 ,  H01L29/0878 ,  H01L29/0882 ,  H01L29/0886 ,  H01L29/42368 ,  H01L29/66659 ,  H01L29/7816 ,  H01L29/7834 ,  H01L29/7836

摘要： 本发明提供一种注入形成具有叠加漂移区的高压PMOS晶体管，包括P型硅衬底；位于P型硅衬底中的深N阱；位于深N阱中的水平方向且掺杂浓度和结深按序同时依次递增的叠加漂移区。本发明还提供一种注入形成具有叠加漂移区的高压PMOS晶体管的制造方法，包括提供P型硅衬底；向P型硅衬底中注入N型杂质，以扩散形成深N阱；沿深N阱中的水平方向分别注入不同掺杂浓度的P型杂质，在深N阱的水平方向中依次扩散形成掺杂浓度和结深按序同时依次递增的叠加漂移区。本发明通过用多重漂移区的组合作为高压PMOS的漂移区，使不同的漂移区中的P型杂质注入叠加在高压PMOS的漂移区中可以形成更好的浓度梯度，以使高压PMOS获得更好的击穿电压与导通电阻的特性。

公开(公告)号：CN105742361A

公开(公告)日：2016-07-06

申请号：CN201511001587.9

申请日：2015-12-28

申请人： 英飞凌科技股份有限公司

发明人： H·罗斯雷内尔

IPC分类号： H01L29/78 ,  H01L29/06

CPC分类号： H01L29/408 ,  H01L29/0615 ,  H01L29/0692 ,  H01L29/0696 ,  H01L29/0865 ,  H01L29/0869 ,  H01L29/0886 ,  H01L29/1083 ,  H01L29/1087 ,  H01L29/4238 ,  H01L29/4933 ,  H01L29/665 ,  H01L29/7823 ,  H01L29/7833 ,  H01L29/7835 ,  H01L29/0684

摘要： 本发明的各个实施例涉及具有减小的寄生“侧壁”特征的晶体管结构。公开了一种用于在弱反型或亚阈值范围内的匹配操作的MOS晶体管结构(例如，运算放大器、比较器和/或电流镜的输入对)。该晶体管结构可以包括在衬底(包括SOI)中的任何杂质类型的阱区域。该阱区域甚至可以由衬底本身代表。至少一个晶体管位于阱区域中，使得晶体管的有源沟道区域独立于在GOX(栅极氧化物)与FOX(场氧化物；包括STI-浅沟槽隔离)之间的横向隔离界面。

公开(公告)号：CN103201841B

公开(公告)日：2016-06-22

申请号：CN201080069927.0

申请日：2010-11-05

申请人： 富士通株式会社

发明人： 多木俊裕 ,  西森理人 ,  今田忠纮

IPC分类号： H01L29/78 ,  H01L21/336 ,  H01L29/12

CPC分类号： H01L29/7827 ,  H01L29/0653 ,  H01L29/0657 ,  H01L29/0886 ,  H01L29/2003 ,  H01L29/267 ,  H01L29/402 ,  H01L29/407 ,  H01L29/41741 ,  H01L29/66666 ,  H01L29/66734 ,  H01L29/7813 ,  H01L29/7831

摘要： 本发明提供一种半导体器件，其特征在于，具有：第一导电型的第一半导体层，形成于具有导电性的半导体衬底的一侧面上；第二导电型的第二半导体层，形成于上述第一半导体层上；第一导电型的第三半导体层，形成于上述第二半导体层上；开口部，除去上述第三半导体层、上述第二半导体层及上述第一半导体层的一部分而形成；栅极绝缘膜，覆盖上述开口部的内壁；栅电极，隔着上述栅极绝缘膜形成于上述开口部内；源电极，形成于上述第三半导体层的表面；漏电极，与半导体衬底的另一侧面的对应于上述栅电极的部分相连接；第四电极，形成于半导体衬底的另一侧面上的与上述源电极相对应的部分。由此，能够在绝缘耐压高、芯片尺寸小的半导体器件中减少漏电流。

公开(公告)号：CN103681338B

公开(公告)日：2016-06-08

申请号：CN201210349744.5

申请日：2012-09-18

申请人： 中芯国际集成电路制造(上海)有限公司

发明人： 陈乐乐

IPC分类号： H01L21/336 ,  H01L29/06 ,  H01L29/78

CPC分类号： H01L29/7848 ,  H01L21/02381 ,  H01L21/0245 ,  H01L21/02494 ,  H01L21/02532 ,  H01L21/02579 ,  H01L21/0262 ,  H01L21/02639 ,  H01L21/823425 ,  H01L27/088 ,  H01L29/06 ,  H01L29/0847 ,  H01L29/086 ,  H01L29/0869 ,  H01L29/0878 ,  H01L29/0886 ,  H01L29/165 ,  H01L29/66477 ,  H01L29/66636 ,  H01L29/78 ,  H01L29/7816

摘要： 本发明公开了一种半导体器件及其制造方法，涉及半导体技术领域。该方法提供栅结构侧方形成有Sigma形凹陷的衬底，在Sigma形凹陷的内表面外延生长有种子硅锗层，在种子硅锗层内外延生长有掺杂硼的硅锗体；对Sigma形凹陷内的种子硅锗层和硅锗体进行反向刻蚀以形成衬底表面下的凹陷；在衬底表面下的凹陷内进行掺杂硼的硅锗外延生长生成掺杂硼的硅锗再生层，而硅锗再生层中硼的含量大于种子硅锗层中硼的含量。由于Sigma形凹陷靠近衬底表面形成掺杂硼的硅锗外延层中硼的含量可以比较高，从而减小了外部电阻，提高了半导体器件的性能。

公开(公告)号：CN104037224A

公开(公告)日：2014-09-10

申请号：CN201310231593.8

申请日：2013-06-09

申请人： 台湾积体电路制造股份有限公司

发明人： 吕伟元 ,  舒丽丽 ,  黃俊鸿 ,  李启弘 ,  陈志辉

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC分类号： H01L29/7816 ,  H01L21/823418 ,  H01L29/0843 ,  H01L29/086 ,  H01L29/0869 ,  H01L29/0878 ,  H01L29/0886 ,  H01L29/1608 ,  H01L29/165 ,  H01L29/66053 ,  H01L29/6606 ,  H01L29/66068 ,  H01L29/66545 ,  H01L29/6659 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/66689 ,  H01L29/7834 ,  H01L29/7842 ,  H01L29/7848

摘要： 本文公开了设计的用于n型MOSFET的源级/漏极区以及具有场效应晶体管的集成电路器件，该场效应晶体管包括具有第一层和第二层的源极区和漏极区。在沟道区的平面下方形成第一层。第一层包括掺杂硅和碳，其晶格结构小于硅的晶格结构。第二层形成在第一层上方并高出沟道区的平面。第二层由含有掺杂外延生长硅的材料形成。第二层的碳原子分数小于第一层的碳原子分数的一半。第一层在沟道区的表面下方形成至少10nm的深度。这种结构促进了形成浅结的源极/漏极延伸区的形成。这种器件提供了具有低阻抗的源极和漏极同时相对更能够抵抗短沟道效应。

公开(公告)号：CN103959475A

公开(公告)日：2014-07-30

申请号：CN201280006360.1

申请日：2012-11-21

申请人： 丰田自动车株式会社

发明人： 添野明高 ,  山本敏雅

IPC分类号： H01L29/78 ,  H01L21/336 ,  H01L29/12

CPC分类号： H01L29/7813 ,  H01L21/047 ,  H01L29/0623 ,  H01L29/0878 ,  H01L29/0886 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/4236 ,  H01L29/66068 ,  H01L29/66734

摘要： 本发明提供一种半导体装置，具备：第一导电型的漂移层；第二导电型的主体层；第一导电型的源极层；第一导电型的漏极层；沟槽栅极，贯通主体层而到达漂移层；第二导电型的第一半导体层，包围沟槽栅极的底部，通过漂移层而与主体层分离；第一导电型的第二半导体层，沿着沟槽栅极的长度方向上的端部设置，该第一导电型的第二半导体层的一端部与主体层相接且另一端部与第一半导体层相接；及连接层，该连接层的一端部与主体层连接且另一端部与第一半导体层连接，并且，该连接层与第二半导体层相接，通过第二半导体层而与沟槽栅极的长度方向上的端部相隔离。