-
公开(公告)号：CN114203903A
公开(公告)日：2022-03-18
申请号：CN202010989926.3
申请日：2020-09-18
申请人： 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC分类号： H01L49/02 , H01L21/8242 , H01L27/108 , H01L27/11521 , H01L27/11563
摘要： 本发明公开一种半导体器件的制造方法及半导体器件，涉及半导体器件技术领域，以增大下电极的底部表面积，从而提高电容器的存储容量、以及提高半导体器件的数据存储性能。所述半导体器件的制造方法包括：提供一基底。在基底的上方，形成覆盖基底的第一掺杂层。从下往上第一掺杂层内杂质的掺杂浓度交替变化。并且，第一掺杂层底部的杂质的掺杂浓度大于第一掺杂层顶部的杂质的掺杂浓度。刻蚀第一掺杂层形成孔图形。在孔图形所包括的孔内形成下电极。本发明还提供了一种半导体器件。
-
公开(公告)号：CN114068541A
公开(公告)日：2022-02-18
申请号：CN202010763329.9
申请日：2020-07-31
申请人： 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC分类号： H01L27/108 , H01L21/8242
摘要： 本公开提供了半导体电容器结构及其制造方法、存储器、电子设备。该电容器结构包括半导体基底、下电极及至少三层支撑件。半导体基底上形成有间隔分布的多个焊垫，下电极的底部位于焊垫上，各支撑件设置于相邻的下电极的侧壁之间。动态随机存储器包括半导体电容器结构，电子设备包括存储器。该方法包括：在半导体基底上形成有间隔分布的多个焊垫，依次形成第一叠层结构和第二叠层结构；刻蚀第一叠层和第二叠层，形成电容节点孔，刻蚀剩余的第一叠层和第二叠层，以形成下电极外侧的至少三层支撑件。本公开在相邻的两电极之间沿着垂直于底层的方向上具有多个支撑层，解决了由于倾斜裕量不足导致的电容器高度上限问题。
-
公开(公告)号：CN113972207A
公开(公告)日：2022-01-25
申请号：CN202010718705.2
申请日：2020-07-23
申请人： 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC分类号： H01L27/108 , H01L21/8242
摘要： 本发明公开一种半导体器件及其制造方法和电子设备，涉及半导体技术领域，以解决刻蚀位线时会刻蚀缓冲层，使后续形成的存储节点接触部的面积减少，形成侧墙拖尾结构的问题。所述半导体器件包括：衬底，具有单元区域和外围区域；缓冲层，缓冲层覆盖单元区域；位于单元区域的位线接触结构，位线接触结构贯穿缓冲层；形成在位线接触结构上的位线；以及，形成在位线接触结构与位线之间的导电层。所述半导体器件的制造方法用于制造半导体器件。本发明提供的半导体器件用于电子设备。
-
公开(公告)号：CN113903653A
公开(公告)日：2022-01-07
申请号：CN202010575940.9
申请日：2020-06-22
申请人： 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
摘要： 本申请公开了一种晶圆的处理方法及激光退火装置，该处理方法通过激光退火装置来实现，该方法包括：用有机溶剂清洗晶圆斜面部位；将清洗好的晶圆放置在所述激光退火装置的承载部上；调整晶圆与所述激光退火装置的激光出口的相对位置从而设定激光曝光位置；旋转晶圆，同时利用激光对所述激光曝光位置进行曝光；完成曝光后，冷却晶圆。本申请提供的晶圆的处理方法，利用激光退火工艺来减少或去除在晶圆边沿或斜面部位的细微裂纹，将非晶硅转换成多晶硅，提高了晶圆密度，大大降低了晶圆破裂发生的几率。
-
公开(公告)号：CN113896856A
公开(公告)日：2022-01-07
申请号：CN202010568253.4
申请日：2020-06-19
申请人： 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
摘要： 本发明公开一种抛光垫材料及抛光垫，涉及集成电路技术领域，以解决抛光垫磨损量大、寿命短的问题。所述抛光垫材料包括：所述抛光垫材料由异氰酸酯和多元醇制备而成；其中，所述抛光垫材料具有疏水性，所述抛光垫材料具有的疏水性至少由所述多元醇引入的疏水性基团产生。所述抛光垫包括上述技术方案所提的。本发明提供的抛光垫材料及抛光垫用于集成电路领域。
-
公开(公告)号：CN113851476A
公开(公告)日：2021-12-28
申请号：CN202010523675.X
申请日：2020-06-10
申请人： 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC分类号： H01L27/108 , H01L27/115 , H01L21/8242
摘要： 本发明公开一种半导体器件及其制作方法、电子设备，涉及半导体制作技术领域，该半导体器件包括基底，形成在基底上的电容器，电容器包括下电极、上电极，以及位于下电极和上电极之间的介电层，介电层覆盖下电极。下电极为筒状电极，筒状电极自上而下的直径均相等。以利用下电极直径的一致性提高电容器的存储量，从而提高半导体器件和电子设备的存储性能。本发明还提供一种制作上述半导体器件的方法。本发明提供的半导体器件应用在电子设备中。
-
公开(公告)号：CN113851454A
公开(公告)日：2021-12-28
申请号：CN202010524746.8
申请日：2020-06-10
申请人： 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC分类号： H01L23/528 , H01L23/535 , H01L23/538 , H01L27/115 , H01L21/8242 , H01L27/108
摘要： 本发明公开一种半导体器件及其制作方法、电子设备，涉及半导体技术领域，以增大存储接触部上部的截面积，降低存储接触部与相应着陆焊盘之间的接触电阻，提高半导体器件的性能。所述半导体器件包括基底、位线结构、存储接触部以及隔离部。基底具有有源区。位线结构形成在有源区上。隔离部用于隔离相邻两个存储接触部。每个有源区具有与相应存储接触部交叠的交叠区域。每个存储接触部与相应有源区具有的交叠区域之间的接触面积大于预设阈值。至少一个存储接触部各部分的径向截面积均相等。所述半导体器件的制作方法用于制作所述半导体器件。本发明提供的半导体器件应用在电子设备中。
-
公开(公告)号：CN113848687A
公开(公告)日：2021-12-28
申请号：CN202010597518.3
申请日：2020-06-28
申请人： 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
摘要： 本公开提供了一种套刻标记及使用套刻标记进行套刻误差测量的方法。该套刻标记包括第一测量标记和第二测量标记，其中，第一测量标记具有圆形外轮廓、形成于前层上，第二测量标记具有圆形外轮廓、形成于当前层上。该方法包括下述的步骤：在前层上形成具有圆形外轮廓的第一测量标记以及在当前层上形成具有圆形外轮廓的第二测量标记，且第二测量标记尺寸与第一测量标记尺寸不同，然后再利用第一测量标记与第二测量标记的位置偏差计算出套刻误差。与传统套刻标记不同，本公开创新地提出了具有圆形结构设计的套刻标记，能够利用面积比例的方式计算出套刻误差，彻底解决了传统套刻误差测量方案受噪音信号干扰的问题。
-
公开(公告)号：CN113823549A
公开(公告)日：2021-12-21
申请号：CN202010566943.6
申请日：2020-06-19
申请人： 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC分类号： H01L21/02
摘要： 本发明提供的一种半导体结构的制造方法，涉及半导体制造技术领域，包括：提供已完成阱注入的衬底；进行双栅极氧化物沉积；进行氮化硅沉积；在沉积有氮化硅膜的衬底正面、侧面和至少一部分背面形成疏水层。在上述技术方案中，通过在晶圆(即衬底)的背面形成适当的疏水层以后，便可以因晶圆背面的疏水功能有效的降低化学液体对晶圆最外层涂层破损位置的渗透，减少或消除晶圆背面涂层脱落的碎片，使晶圆的正面不受到碎片落入影响，从而提高晶圆的产品良率。
-
公开(公告)号：CN113808910A
公开(公告)日：2021-12-17
申请号：CN202010531529.1
申请日：2020-06-11
申请人： 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC分类号： H01L21/02 , C23C16/455
摘要： 本申请涉及半导体结构的制造方法，具体是一种非共形的类原子层沉积方法，包括：在半导体衬底上提供待沉积的表面；采用循环供给反应前驱体的类原子层沉积方法在所述待沉积表面形成与所述待沉积表面非共形的沉积层。本申请中非共形的类原子层沉积方法适用于任何对刻蚀选择比高的应用环境，以沉积保护层对目标层形成保护，以变相提高目标层的刻蚀选择比。
-
-
-
-
-
-
-
-
-
搜索结果
597 条记录 (耗时 0.101 秒)
