一种1.25GHz宽带自偏置低功耗采样保持电路

    公开(公告)号:CN115378433B

    公开(公告)日:2023-10-03

    申请号:CN202210910174.6

    申请日:2022-07-29

    IPC分类号: H03M1/12 H03M1/00

    摘要: 本发明公开了一种1.25GHz宽带自偏置低功耗采样保持电路,包括:栅压自举开关BSW1~4、采样电容Cs1~2、MOS开关SW1和全差分运算放大器AMP;Cs1左极板通过BSW1与输入信号VP相连,同时通过BSW3与输出信号VOM相连;Cs1右极板与AMP负输入端相连;Cs2左极板通过BSW2与输入信号VM相连,同时通过BSW4与输出信号VOP相连;Cs2右极板与AMP正输入端相连;Cs1右极板和Cs2右极板均输入共模电平VCM。本发明采用自偏置技术,输入级电路不需要输入来自基准源的偏置电流便可正常工作,同时节省了运算放大器共模负反馈模块,与传统模数转换器采样保持电路结构相比,本发明大大降低了采样保持电路的面积和功耗,提高了采样保持电路的整体性能。

    一种可调增益的高速高精度比较器电路

    公开(公告)号:CN110995215B

    公开(公告)日:2023-08-29

    申请号:CN201911295939.4

    申请日:2019-12-16

    IPC分类号: H03K5/24

    摘要: 本发明公开了一种可调增益的高速高精度比较器电路,包括偏置电路、前置预放大器、两级再放大器、Latch锁存器、FUSE电路、偏置电路和时钟电路。前置放大器将差分模拟微小信号识别并放大,得到初次放大的模拟电压信号输出给两级再放大器进行放大;Latch锁存器将两级再放大器的输出信号锁存;时钟电路为Latch锁存器提供时钟信号;FUSE电路可调整偏置电路的静态工作状态,改变输出电流,调整偏置电路的输出电压,进而调整前置放大器和两级再放大器的增益、带宽。本发明采用FUSE修调技术,可以根据实际情况,调整高速高精度比较器的性能指标,提高比较器电路的灵活性,实现了自适应带宽和增益调整。

    一种高速高精度电流舵数模转换器自校准系统及方法

    公开(公告)号:CN110958021B

    公开(公告)日:2023-08-29

    申请号:CN201911368913.8

    申请日:2019-12-26

    IPC分类号: H03M1/10

    摘要: 一种高速高精度电流舵数模转换器自校准系统及方法,属于数模转换器技术领域。本发明包括:参考电流源接入电流比较器正输入端,待校准电流源与校准DAC模块接入电流比较器负输入端,进行电流比较;校准码的初值为全0,首先校准码的最高位变为1,根据比较器输出结果决定当前校准位是否为1;如果电流比较器输出结果为高电平1,则当前校准位为1,否则为0;然后从次高位到最低位依次重复以上过程,直到K位校准码全部确定,停止比较;将当前校准码锁存在误差锁存器;校准DAC模块在此校准码控制下生成校准误差补偿电流,电流源校准完成;实现校准误差补偿电流与待校准电流源电流加和后的总电流与参考电流源电流大小一致。

    一种用于高速低抖动DLL的可编程延时线电路

    公开(公告)号:CN115664390A

    公开(公告)日:2023-01-31

    申请号:CN202211216745.2

    申请日:2022-09-30

    IPC分类号: H03K5/134 H03L7/08

    摘要: 本发明涉及一种用于高速低抖动DLL的可编程延时线电路,包括可变延时线电路、逻辑控制电路和时钟驱动电路。可变延时线电路可通过调节延时线长度,灵活改变输入时钟的传输延时;同时,可变延时线电路可通过改变单级延时偏置电压,进而精细改变输入时钟的传输延时;逻辑控制电路将外部输入编程码译码为延时线长度控制信号;时钟驱动电路能够将时钟恢复为满幅度的方波时钟信号,并校正时钟信号的占空比和交叉点以供后级电路使用。本发明能够精确且灵活实现高速低抖动差分时钟延时调整,通过增加延时链长度,进而单级延时单元的延时精度不断提高,能够满足高速低抖动DLL对可变延时线宽延时调节范围和高延时调节精度的要求。

    一种驱动器输出摆幅、共模电压控制电路及控制方法

    公开(公告)号:CN114172506A

    公开(公告)日:2022-03-11

    申请号:CN202111449288.7

    申请日:2021-11-30

    IPC分类号: H03K19/0185

    摘要: 本发明提供了一种驱动器输出摆幅、共模电压控制电路及控制方法,包括输出共模电压控制电路、输出电压摆幅控制电路及驱动器电路;输出共模电压控制电路对驱动器的输出共模电压进行控制;输出电压摆幅控制电路对驱动器的输出电压摆幅进行控制;驱动器电路根据输出共模电压控制信号、输出电压摆幅控制信号对输出共模电压和输出电压摆幅进行调整。本发明避免了传统驱动器结构存在的输出共模电压和输出电压摆幅存在耦合关系的问题,使驱动器的输出共模电压和输出电压摆幅可以被控制并调整;在输出摆幅一定的情况下共模电压可以被调整以提升电路的性能,在输出共模电压一定的情况下输出摆幅可以被调整以更好的配合去加重功能使用、改善输出信号的质量。

    一种高精度模数转换器熔丝自动烧录系统及方法

    公开(公告)号:CN111158280A

    公开(公告)日:2020-05-15

    申请号:CN201911371005.4

    申请日:2019-12-26

    IPC分类号: G05B19/042

    摘要: 一种高精度模数转换器熔丝自动烧录系统及方法,属于数模转换器技术领域。本发明FPGA模块接收上位机通过USB转SPI控制器发送的烧录控制信号及按预设顺序排列的熔丝阵列中每一位熔丝的烧录码流数据,生成控制指令并发送至烧录模块;所述控制指令包括烧录控制信号和熔丝阵列的烧录码流数据,以及工作控制信号;烧录模块包括修调码烧录电路和待烧录ADC芯片;修调码烧录电路接收控制指令,并转发至待烧录ADC芯片;待烧录ADC芯片根据控制指令中的烧录控制信号,进入烧录状态,并将控制指令中的熔丝阵列的烧录码流数据按位发送到待烧录ADC芯片的接收管脚上,待烧录ADC芯片按位烧录每根熔丝,实现整个待烧录ADC芯片熔丝阵列的烧录。