公开(公告)号：CN100499073C

公开(公告)日：2009-06-10

申请号：CN200580034781.5

申请日：2005-12-21

Applicant: 松下电器产业株式会社

Inventor： 有田洁 ,  中川显

IPC: H01L21/78 ,  H01L23/544 ,  H01L21/68

CPC classification number: H01L21/6835 ,  H01L21/78 ,  H01L22/32

Abstract: 在包括如下步骤的过程中，执行半导体芯片制造过程：保护片粘贴过程，用于将保护片粘贴到半导体晶片的第一表面上，以使所述片与TEG接触；掩膜放置过程，用于在与所述晶片的第一表面相对的第二表面上放置掩膜；等离子体蚀刻过程，用于执行蚀刻，从第二表面去除与划分区相对应的部分，并将器件形成区划分成单个的半导体芯片；以及TEG去除过程，用于通过剥离保护片，与保护片一并地去除残留在划分区中和贴在保护片上的TEG剩余部分。

公开(公告)号：CN101160652A

公开(公告)日：2008-04-09

申请号：CN200680012436.6

申请日：2006-04-11

Applicant: 松下电器产业株式会社

Inventor： 有田洁 ,  中川显

IPC: H01L21/78 ,  H01L21/3065 ,  H01L21/68

CPC classification number: H01L21/6835 ,  H01J2237/334 ,  H01L21/3065 ,  H01L21/31116 ,  H01L21/31138 ,  H01L21/78 ,  H01L2221/6834 ,  H01L2221/68354 ,  H01L2924/30105

Abstract: 用于在具有第一表面和第二表面的半导体晶片的第二表面上执行等离子体刻蚀的制造方法中，在任意时间在半导体晶片上执行各向同性刻蚀。在所述第一表面中，将绝缘膜放置在划分区中。第二表面与第一表面相对，并且在所述第二表面上放置了用于限定划分区的掩模，从而通过去除与划分区相对应的部分、并且随后继续在以由于等离子体中的离子导致的电荷对绝缘膜的已暴露表面进行充电的状态下执行等离子体刻蚀来从刻蚀底部部分上暴露出绝缘膜，从而去除了器件形成区中与绝缘膜接触的角落部分。

公开(公告)号：CN101103454A

公开(公告)日：2008-01-09

申请号：CN200680002082.7

申请日：2006-01-10

Applicant: 松下电器产业株式会社

Inventor： 有田洁 ,  西中辉明

IPC: H01L21/78 ,  H01L21/68 ,  H01L23/544

CPC classification number: H01L21/6835 ,  H01L21/78 ,  H01L22/34 ,  H01L2221/6834 ,  H01L2221/68354 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 在具有布置在多个器件形成区中的半导体器件、以及放置在限定了器件形成区的划分区中的TEG的半导体晶片中，将TEG放置部分布置在部分地沿宽度延伸的划分区中，并且将TEG放置在TEG放置部分中。并且，将保护薄片粘到半导体晶片上，然后执行等离子体刻蚀，并且通过对保护薄片进行剥离将保持处于划分区、并且粘到保护薄片上的状态的TEG和保护薄片一起去除，从而将器件形成区划分为单片，并且制造出半导体芯片。

公开(公告)号：CN100356549C

公开(公告)日：2007-12-19

申请号：CN200380100500.2

申请日：2003-12-11

Applicant: 松下电器产业株式会社

Inventor： 有田洁

IPC: H01L21/78 ,  H01L21/68 ,  C09J7/02

CPC classification number: H01L21/78 ,  H01L21/6835 ,  H01L2221/6834 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 在通过等离子蚀刻切割半导体晶片6的半导体晶片切割方法中，保护片30通过粘结层30c粘到电路形成面6a上，在保护片30上，在绝缘片30a的一个面上形成有等离子蚀刻率低的金属层30b，并且等离子从掩模侧暴露于电路形成面6a的相对侧，通过用抗蚀剂膜31a覆盖除切割线31b以外的区域而形成掩模，以便在切割线部分上进行等离子蚀刻。由于以上结构，使用金属层作为蚀刻停止层来抑制蚀刻进程是可能的。因此，能够避免蚀刻进程的波动，并且能够防止引起保护片的热损坏。

公开(公告)号：CN101036224A

公开(公告)日：2007-09-12

申请号：CN200580033895.8

申请日：2005-10-04

Applicant: 松下电器产业株式会社

Inventor： 土师宏 ,  有田洁 ,  中川显 ,  野田和宏

IPC: H01L21/78

CPC classification number: H01L21/78

Abstract: 在包括由在半导体晶片上分别网格状排列的假想分割线以及作为半导体晶片外边界轮廓的圆周线划分的多个假想分割区域的半导体晶片中，放置掩模来使得与各个去除区域相对应的全部晶片表面露出，其中去除区域是由晶片的圆周线和假想分割线划分的近似三角形区域以及一些假想分割区域，然后在掩模放置侧表面执行等离子体蚀刻，由此半导体晶片沿分割线被分割成单独的半导体器件，同时晶片中对应于去除区域的部分被去除。

公开(公告)号：CN1329974C

公开(公告)日：2007-08-01

申请号：CN200380100441.9

申请日：2003-11-20

Applicant: 松下电器产业株式会社

Inventor： 有田洁

IPC: H01L21/78 ,  H01L21/68

Abstract: 提供一种半导体器件的制造方法，该方法将其上形成有多个半导体元件的半导体晶片6划分为单片半导体元件。在电路形成面6a的相反面的厚度通过机械加工减小后，通过抗蚀剂薄膜31a形成用于确定切割线31b的掩模，并且当等离子从掩模一侧暴露时，通过在切割线部分31b上进行等离子蚀刻将半导体晶片6分割为单片半导体元件6c，然后通过等离子去除抗蚀剂薄膜31a，再通过等离子蚀刻去除机械加工面上产生的微缝层6b。以上一系列等离子处理通过同一等离子处理设备执行。

公开(公告)号：CN1669109A

公开(公告)日：2005-09-14

申请号：CN03817044.2

申请日：2003-07-14

Applicant: 松下电器产业株式会社

Inventor： 岩井哲博 ,  有田洁

IPC: H01J37/32

CPC classification number: H01L21/67109 ,  H01J37/20 ,  H01J37/32431 ,  H01L21/67069 ,  H01L21/6831

Abstract: 在对硅片(6)进行冷却的状态下对该硅片进行等离子体处理的等离子体处理设备中，由第一电极(3)借助于静电吸引保持粘接有保护膜(6a)的硅片(6)，第一电极(3)的顶表面(3g)由位于边界线(P2)内侧的顶表面中心区(A)和包围顶表面中心区(A)的环形顶表面周边区(B)构成，所述边界线从硅片(6)的外周边(P1)向内距离规定的长度，顶表面中心区中的导体被露出，环形顶表面周边区中的导体用绝缘涂层(3f)覆盖。这种结构通过使硅片(6)与导体直接接触而可以利用足够的静电保持力来保持硅片(6)，并且通过从硅片(6)向第一电极(3)传导热量可以提高冷却效率。

公开(公告)号：CN101796628B

公开(公告)日：2012-09-26

申请号：CN200880024771.7

申请日：2008-08-07

Applicant: 松下电器产业株式会社

Inventor： 有田洁 ,  钟贝笃史

IPC: H01L21/78

CPC classification number: H01L21/78 ,  H01L21/6835 ,  H01L21/6836 ,  H01L2221/68327 ,  H01L2221/68336

Abstract: 提供了能够防止碎裂的分割半导体晶片的方法。半导体晶片1被分割为圆环形区域1a和位于该环形区域1a的内侧的分割区域。包含在该分割区域中的半导体晶片1沿着多个垂直的切割线4被切割为格形，并被分割成多个芯片2。另一方面，包含在环形区域1a中的半导体晶片1沿着经过半导体晶片1的中心O的、与所述切割线4平行延伸的两条划分线5被切割，并被划分为4个独立区域。

公开(公告)号：CN101785080B

公开(公告)日：2012-05-30

申请号：CN200880103819.3

申请日：2008-08-21

Applicant: 松下电器产业株式会社

Inventor： 水上达弘 ,  有田洁 ,  野野村胜

IPC: H01J37/32

CPC classification number: H01J37/32091 ,  H01J37/32935

Abstract: 本发明的目的是提供一种等离子处理装置，其能够精确地判断是否已经达到将所述装置的操作状态维持在最佳条件所需要的适当的维护时间。电介质构件(21)和探针电极单元(22)在其中彼此组合的放电检测传感器(23)附着到在组成真空室的盖子部分(2)中提供的开口部分(2a)。接收根据在等离子放电中的改变而在探针电极(22b)中感生的电势中的改变，并且通过将一计数值与已经由维护判断部分(44)预先设置的允许值相比较，判断是否需要维护工作，所述计数值是当泄漏放电波形计数器(39)计数由V型波形检测部分(35)检测与外物在真空室中的附着相关的泄漏放电引起的V形特定图案的V型波形的检测次数时获得的。

公开(公告)号：CN101366113B

公开(公告)日：2010-12-01

申请号：CN200780002145.3

申请日：2007-10-05

Applicant: 松下电器产业株式会社

Inventor： 有田洁 ,  土师宏

IPC: H01L21/78

CPC classification number: H01L21/78 ,  B23K2103/42 ,  B23K2103/50 ,  H01L24/743 ,  H01L2224/743 ,  H01L2924/12042 ,  H01L2924/00

Abstract: 在由管芯附着膜4和UV带5形成的膜层6已经设置在半导体晶片1上作为掩模之后，用于分割形成于电路图案形成面1a上的半导体元件2的边界槽7形成于膜层6内，由此使半导体晶片1的表面露出。半导体晶片1的在边界槽7内的露出表面1c通过氟基气体的等离子体被蚀刻，且半导体晶片1沿着边界槽7划片成半导体芯片1’。