公开(公告)号：CN107017233B

公开(公告)日：2019-07-30

申请号：CN201611029937.7

申请日：2016-11-15

申请人： 台湾积体电路制造股份有限公司

发明人： 曾仁洲 ,  蔡明甫 ,  张子恒

IPC分类号： H01L23/498 ,  H01L23/525 ,  H01L23/544 ,  H01L27/02 ,  G01R31/26

CPC分类号： H01L27/0292 ,  G01R31/002 ,  G01R31/2607 ,  H01L22/14 ,  H01L22/32 ,  H01L22/34 ,  H01L23/49816 ,  H01L23/49827 ,  H01L23/49838 ,  H01L23/5256 ,  H01L27/0251 ,  H01L27/0255 ,  H01L2224/11

摘要： 本发明的一些实施例涉及一种位于衬底上的半导体器件。在衬底上方设置互连结构，且在互连结构上方设置第一导电焊盘。第二导电焊盘设置在互连结构上方且与第一导电焊盘间隔开。第三导电焊盘设置在互连结构上方且与第一和第二导电焊盘间隔开。第四导电焊盘设置在互连结构上方且与第一、第二和第三导电焊盘间隔开。第一ESD保护元件电耦合在第一和第二焊盘之间；且第二ESD保护元件电耦合在第三和第四焊盘之间。第一被测器件电耦合在第一和第三导电焊盘之间；且第二被测器件电耦合在第二和第四焊盘之间。本发明的实施例还涉及半导体器件的测试方法和集成电路芯片。

公开(公告)号：CN105393165B

公开(公告)日：2019-06-11

申请号：CN201480041262.0

申请日：2014-07-15

申请人： 华为技术有限公司

发明人： 贾彦峰 ,  唐磊 ,  谢鹏飞

IPC分类号： G02F1/13

CPC分类号： G02F1/136259 ,  G01R31/2621 ,  G02F1/1309 ,  G02F1/13452 ,  G02F1/1368 ,  G02F2001/133302 ,  G02F2001/136254 ,  G02F2201/123 ,  G09G3/006 ,  G09G2300/0426 ,  H01L22/32 ,  H01L27/124

摘要： 一种检测基板裂缝的方法、基板和检测电路，包括：在TFT基板(1、2)的玻璃基板(11、21)上的边缘一周设置具有开口(121、221)的非闭合测试线(12、22)，通过测量测试线(12、22)的导通或断开就能够判断TFT基板(1、2)边缘是否具有裂缝或崩块，从而能够避免漏检并提高检测效率，并且在TFT基板(1、2)组装成液晶模组或在液晶模组组装成整机后依然能够实现对液晶模组中TFT基板(1、2)边缘是否具有裂缝或崩块的检测。

公开(公告)号：CN108695298A

公开(公告)日：2018-10-23

申请号：CN201810052888.1

申请日：2018-01-19

申请人： 爱思开海力士有限公司

发明人： 金嶡东

IPC分类号： H01L23/544

CPC分类号： G11C29/38 ,  G11C29/1201 ,  G11C29/48 ,  H01L22/32 ,  H01L23/544 ,  H01L27/11206 ,  H01L27/115 ,  H01L2223/54426 ,  H01L2223/5446 ,  H01L22/34

摘要： 半导体集成电路器件可以包括多个半导体芯片、划道、连接布线和选择电路。每个半导体芯片可以包括外围电路。划道可以位于半导体芯片之间。测试焊盘可以布置在划道中。连接布线可以连接在测试焊盘与外围电路之间。选择电路可以被配置为将布线连接选择性地连接或断开连接。

公开(公告)号：CN108695153A

公开(公告)日：2018-10-23

申请号：CN201810261944.2

申请日：2018-03-28

申请人： 株式会社迪思科

发明人： 竹之内研二

IPC分类号： H01L21/3213 ,  B23D79/00

CPC分类号： H01L21/78 ,  B28D5/022 ,  H01L21/3043 ,  H01L21/30625 ,  H01L21/3065 ,  H01L21/308 ,  H01L21/67092 ,  H01L22/32 ,  H01L22/34 ,  H01L21/32136 ,  B23D79/00

摘要： 提供一种加工方法，在对与切断预定线重叠地形成有包含金属的层叠体的板状被加工物进行加工时，能够维持加工品质并提高加工速度。其对与切断预定线重叠地形成有包含金属的层叠体的板状被加工物进行加工，包括：第一保持步骤，以层叠体露出的方式，用第一保持工作台对被加工物进行保持；切削步骤，用切削刀具沿着切断预定线对被加工物进行切削，形成分割层叠体的切削槽；第二保持步骤，以设置于除切断预定线外的区域的掩模材料露出的方式，用第二保持工作台对被加工物进行保持；干法蚀刻步骤，隔着掩模材料对被加工物实施干法蚀刻，沿着切断预定线将被加工物切断，在切削步骤中，一边对被加工物供给包含有机酸和氧化剂的切削液，一边执行切削。

公开(公告)号：CN105244296B

公开(公告)日：2018-06-26

申请号：CN201510393564.0

申请日：2015-07-07

申请人： 英飞凌科技股份有限公司

发明人： 邱尔万 ,  林丽叶 ,  陈天山

IPC分类号： H01L21/66

CPC分类号： H01L22/14 ,  H01L21/78 ,  H01L22/32 ,  H01L2224/97

摘要： 用于引线框条测试的延伸接触区域。引线框条包括连接到引线框条的周边的多个单元引线框，每个单元引线框具有管芯踏板、多个引线和附着到管芯踏板的半导体管芯。通过至少使引线与引线框条的周边电隔离，从而使得在与引线框条的周边电隔离之后，引线中的至少一些不间断地延伸超过单元引线框的最终引线轮廓来测试引线框条。测试半导体管芯，这包括探测管芯踏板和在与引线框条的周边电隔离之后不间断地延伸超过单元引线框的最终引线轮廓的引线。在测试半导体管芯之后沿着单元引线框的最终引线轮廓从引线框条切断单元引线框。

公开(公告)号：CN108154800A

公开(公告)日：2018-06-12

申请号：CN201711238053.7

申请日：2017-11-30

申请人： 三星显示有限公司

发明人： 金炫雄 ,  郭源奎 ,  李丞珪

IPC分类号： G09F9/30

CPC分类号： H01L22/32 ,  G09G3/006 ,  G09G2300/0426 ,  G09G2300/0452 ,  G09G2330/12 ,  H01L22/12 ,  H01L22/34 ,  H01L27/124 ,  H01L27/1255 ,  G09F9/301

摘要： 公开了一种显示装置，所述显示装置包括显示区域、外围区域、焊盘部分、弯曲区域、第一裂纹检测电路和第一裂纹检测线。显示区域包括像素和数据线。外围区域设置在显示区域外侧。焊盘部分设置在外围区域中。弯曲区域设置在外围区域中。弯曲区域是可弯曲的或处于弯曲状态。第一裂纹检测电路设置在显示区域与焊盘部分之间。第一裂纹检测电路包括开关。第一裂纹检测线包括设置在弯曲区域中的第一弯曲部分。第一裂纹检测线连接在焊盘部分与第一裂纹检测电路之间。

公开(公告)号：CN105051886B

公开(公告)日：2018-06-08

申请号：CN201380075051.4

申请日：2013-03-25

申请人： 瑞萨电子株式会社

发明人： 船矢琢央 ,  五十岚孝行

IPC分类号： H01L21/822 ,  H01L21/3205 ,  H01L21/768 ,  H01L23/522 ,  H01L27/04

CPC分类号： H01L21/3205 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/02271 ,  H01L22/14 ,  H01L22/32 ,  H01L23/49575 ,  H01L23/5227 ,  H01L23/528 ,  H01L23/5283 ,  H01L24/03 ,  H01L24/06 ,  H01L24/48 ,  H01L24/49 ,  H01L27/06 ,  H01L27/0617 ,  H01L27/0688 ,  H01L28/10 ,  H01L2223/6655 ,  H01L2224/02166 ,  H01L2224/04042 ,  H01L2224/05554 ,  H01L2224/32245 ,  H01L2224/45099 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48091 ,  H01L2224/48137 ,  H01L2224/48247 ,  H01L2224/48257 ,  H01L2224/48465 ,  H01L2224/49113 ,  H01L2224/49175 ,  H01L2224/73265 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/01078 ,  H01L2924/12041 ,  H01L2924/1306 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2924/01015

摘要： 在半导体基板(SB)上隔着第1绝缘膜地形成线圈(CL1)，以覆盖第1绝缘膜以及线圈(CL1)的方式形成第2绝缘膜，在第2绝缘膜上形成有焊盘(PD1)。在第2绝缘膜上形成有具有使焊盘(PD1的一部分露出的开口部(OP1)的层叠膜(LF)，在所述层叠绝缘膜上形成有线圈(CL2)。线圈(CL2)配置在线圈(CL1)的上方，线圈(CL2)与线圈(CL1)进行磁耦合。层叠膜(LF)由氧化硅膜(LF1)、其上的氮化硅膜(LF2)、以及其上的树脂膜(LF3)构成。

公开(公告)号：CN104851814B

公开(公告)日：2018-06-08

申请号：CN201510059724.8

申请日：2015-02-05

申请人： 台湾积体电路制造股份有限公司

发明人： 余振华 ,  吴集锡 ,  邱文智 ,  李祥帆 ,  戴世芃 ,  邱当荣

IPC分类号： H01L21/58 ,  H01L21/60 ,  H01L21/66 ,  H01L23/488 ,  H01L23/544

CPC分类号： H01L25/0652 ,  H01L21/78 ,  H01L22/14 ,  H01L22/20 ,  H01L22/32 ,  H01L24/09 ,  H01L24/81 ,  H01L24/97 ,  H01L2224/0401 ,  H01L2224/09515 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/81007 ,  H01L2225/06513 ,  H01L2225/06582 ,  H01L2225/06596 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2924/00012

摘要： 本发明提出了一种形成集成电路封装件的方法。第一多个第一层堆叠件被安装在衬底上，其中，衬底具有与第一层堆叠件中的每一个堆叠件均相应的一个或多个接触焊盘并且具有与第一层堆叠件中的每一个堆叠件均相配套的一个或多个探测焊盘。电测试第一层堆叠件中的每一个堆叠件并且识别已知良好的第一层堆叠件和已知不良的第一层堆叠件。第一多个堆叠衬底被安装在已知良好的第一层堆叠件上，由此形成多个第二层堆叠件。电测试第二层堆叠件中的每一个堆叠件以识别已知良好的第二层堆叠件和已知不良的第二层堆叠件。本发明还提供了根据该形成集成电路封装件的方法而形成的半导体器件。

公开(公告)号：CN104103606B

公开(公告)日：2018-03-27

申请号：CN201410143414.X

申请日：2014-04-10

申请人： 英飞凌科技股份有限公司

发明人： M·莱度特克 ,  E·富尔古特

IPC分类号： H01L23/31 ,  H01L23/544

CPC分类号： H01L23/3107 ,  H01L21/561 ,  H01L21/67336 ,  H01L22/10 ,  H01L22/32 ,  H01L23/3121 ,  H01L2924/0002 ,  H01L2924/00

摘要： 本发明的实施例涉及具有多个芯片和芯片载体的布局以及处理布局。在各种实施例中，提供布局。该布局可以包括多个芯片；承载所述多个芯片的芯片载体，所述芯片载体包括芯片载体凹口；以及包封材料，包封所述芯片载体并填充所述芯片载体凹口；其中所述包封材料的外周没有凹陷。

公开(公告)号：CN107393842A

公开(公告)日：2017-11-24

申请号：CN201710293925.3

申请日：2017-04-28

申请人： 拉碧斯半导体株式会社

发明人： 政井英树

IPC分类号： H01L21/66

CPC分类号： H01L22/32 ,  G01R31/2644 ,  H01L22/14 ,  H01L23/5228 ,  H01L23/525 ,  H01L24/48 ,  H01L2224/48132 ,  H01L2924/181 ,  H01L2924/00012 ,  H01L22/34

摘要： 本发明涉及半导体装置、半导体芯片以及半导体芯片的测试方法。目的在于提供能够在不招致输出特性的劣化和装置规模的增大的情况下实施制品出货前的测试的半导体装置、半导体芯片以及其测试方法。具有：第一线；信号处理电路，将进行信号处理而生成的第一输出信号向第一线送出；第一短路用焊盘，连接于第一线；第一输出焊盘；输出线，连接于第一输出焊盘；半导体芯片，形成有第一开关，所述第一开关在接通状态时将第一线与输出线连接而在关断状态时切断第一线与输出线的连接；以及第一布线，将第一短路用焊盘与第一输出焊盘连接。