-
公开(公告)号：CN115458005A
公开(公告)日：2022-12-09
申请号：CN202211160786.4
申请日：2022-09-22
申请人： 清华大学
IPC分类号： G11C11/4074 , G11C11/408 , G11C11/4094 , G11C11/4072 , G06N3/08 , G06N3/02
摘要： 一种数据处理方法和存算一体装置、电子设备。所述存算一体装置包括忆阻器阵列、用于忆阻器阵列的外围电路以及至少一个补偿单元，其中，忆阻器阵列包括多个行列布置的忆阻器单元、多条源线和多条位线；至少一个补偿单元配置为对提供至存算一体系统的原始输入数据、忆阻器阵列经外围电路输出的直接输出数据中至少之一进行压降补偿操作，并且，至少一个补偿单元所进行的压降补偿操作基于忆阻器阵列中的线阻和外围电路中的寄生电阻确定。该存算一体装置能够通过补偿单元解决由于忆阻器阵列中的线阻和外围电路中的寄生电阻的存在而导致的IR压降问题，从而有效提高计算的准确性。
-
公开(公告)号：CN115295577A
公开(公告)日：2022-11-04
申请号：CN202210878529.8
申请日：2022-07-25
申请人： 清华大学
IPC分类号： H01L27/24 , G01N1/28 , G01N23/04 , G01N23/20008
摘要： 本申请涉及一种1T2R结构的原位器件、测试方法、电子设备及介质，其中，包括：晶体管的源极、栅极和漏极分别与源极连接电极、栅极连接电极和第一漏极连接电极相连，第一阻变存储元件通过第一漏极连接电极与漏极电连接，第二阻变存储元件与第一阻变存储元件相连，设置在第一阻变存储元件第二电极与第二阻变存储元件的第一电极之间的导电金属层与第二漏极连接电极相连，用于隔离第一阻变存储元件和第二阻变存储元件的电信号加载，以对第一阻变存储元件或第二阻变存储元件进行原位测试。通过采用1T2R的原位器件，增加了晶体管的限流功能以实现对阻变器件的多次循环操作，同时，可以对2个阻变器件进行原位观测，有效提高了制样与表征效率。
-
公开(公告)号：CN114883486A
公开(公告)日：2022-08-09
申请号：CN202210368985.8
申请日：2022-04-08
申请人： 清华大学
摘要： 一种非易失性存储器件和其操作方法。该非易失性存储器件包括阻变存储器和与该阻变存储器串联的第一电阻，其中，阻变存储器包括在第一方向上依次叠层的第一电极、阻变层和第二电极，并且阻变层被配置为在第一电极和第二电极上施加的电压信号的控制下实现不同电阻值的转变。该非易失性存储器件的设计有效地缓解了阻变存储器的弛豫效应，同时保持了原有阻变存储器低功耗的特性。
-
公开(公告)号：CN114819128A
公开(公告)日：2022-07-29
申请号：CN202210497666.7
申请日：2022-05-09
申请人： 清华大学
摘要： 一种基于忆阻器阵列的贝叶斯神经网络的变分推理方法和装置。忆阻器阵列包括多个忆阻器，贝叶斯神经网络的经训练得到的权重矩阵被映射至忆阻器阵列中，该方法包括：对于被映射后的忆阻器阵列，获得当前忆阻器阵列的多个忆阻器的电导态；获取对于贝叶斯神经网络的权重矩阵的每个权重的多个权重采样样本，并使用忆阻器阵列进行多次前向传播以得到多个输出结果；基于每个权重的多个权重采样样本和多个输出结果，获取贝叶斯神经网络的损失函数的损失值；对损失函数进行反向传播，得到忆阻器阵列中用于贝叶斯神经网络的权重矩阵的每个权重的忆阻器的电导态的梯度；根据梯度更新忆阻器阵列中用于贝叶斯神经网络的权重矩阵的忆阻器的电导态。
-
公开(公告)号：CN114781631A
公开(公告)日：2022-07-22
申请号：CN202210533434.2
申请日：2022-05-13
申请人： 清华大学
摘要： 一种卷积层的映射方法及映射装置、卷积运算方法及运算装置。该映射方法包括：获取卷积层的维度[K，H，D，N]，N为卷积层中的卷积核的个数，K、H、D分别为卷积核的宽度、高度和通道数；将卷积层展开为行高度K×H×D、列宽度N的第0矩阵，在第0矩阵中的N列分别对应于将N个卷积核分别展开的长度为K×H×D的一维向量；基于第0矩阵，创建K‑1个变换矩阵，该K‑1个变换矩阵包括第1矩阵到第K‑1矩阵，其中，第m矩阵相对于第m‑1矩阵的变换包括第m矩阵中的行号＝(第m‑1矩阵中的行号+K)mod(K×H×D)，m为1到K‑1之间的整数；将第0矩阵到第K‑1矩阵映射到存算一体阵列中。该映射方法能有效提高阵列的空间利用率和卷积计算速度，并降低功耗。
-
公开(公告)号：CN114781628A
公开(公告)日：2022-07-22
申请号：CN202210325808.1
申请日：2022-03-29
申请人： 清华大学
摘要： 本申请公开了一种基于忆阻器噪声的数据增强方法、装置、电子设备及介质，其中，方法包括：确定表征输入数据与输出数据之间关系的映射关系；基于映射关系，将映射关系对应的映射网络映射至目标忆阻器阵列；以及将输入数据输入至映射后的目标忆阻器阵列，并在目标忆阻器阵列施加随机噪声后，得到数据增强后的输出数据。本申请实施例利用忆阻器的随机噪声进行数据增强，增强的数据具有多样性和随机性，解决了相关技术中离线数据增强的方式适用的数据集较小，在线数据增强的方式耗时长，效率低，并且数据增强方式单一的问题。
-
公开(公告)号：CN114614865A
公开(公告)日：2022-06-10
申请号：CN202210220708.2
申请日：2022-03-08
申请人： 清华大学
IPC分类号： H04B7/0456 , H04B7/0452 , G11C13/00 , G06N3/08
摘要： 一种基于忆阻器阵列的预编码装置和信号处理方法，该预编码装置包括预编码单元和处理单元，预编码单元包括忆阻器阵列，预编码单元被配置为接收信道状态信息，利用忆阻器阵列对信道状态信息进行编码，得到预编码矩阵，处理单元被配置为接收预编码矩阵，并根据预编码矩阵对待编码信号进行处理。该预编码装置利用忆阻器阵列代替现场可编程门阵列等计算单元，可以突破冯诺依曼架构的瓶颈，进一步加速预编码技术，并且具有低功耗的特点。
-
公开(公告)号：CN114492773A
公开(公告)日：2022-05-13
申请号：CN202111601714.4
申请日：2021-12-24
申请人： 北京超弦存储器研究院 , 清华大学
摘要： 本申请涉及神经网络计算技术领域，特别涉及一种神经网络批标准化层硬件实现方法、装置、设备及介质，其中，方法包括：将神经网络的权重参数以电导形式存储至忆阻器阵列中；基于上一个卷积层的卷积结果，根据忆阻器阵列的每根源线流经的实际电流得到对应量化结果；将量化结果送入至下一个卷积层，以进行卷积层计算。由此，采用基于忆阻器阵列实现存算一体任务中常用的ADC模块，实现了BN层计算，以及激活函数模块，节约了处理器进行BN层计算的额外的开销，提升系统能效。
-
公开(公告)号：CN112328227B
公开(公告)日：2022-02-25
申请号：CN202011209731.9
申请日：2020-11-03
申请人： 清华大学
摘要： 一种适用于存算一体计算机装置的编译方法、编译装置、计算设备和存储介质。该编译方法包括：获取待编译算法的运算信息；根据运算信息，将待编译算法转换为第一中间表示，第一中间表示包括存算一体计算机装置执行的算子操作；将第一中间表示映射为第二中间表示，第二中间表示包括存算一体计算机装置的硬件信息与算子操作的对应关系；以及根据硬件信息，将待编译算法编译为存算一体计算机装置识别的指令信息，以由存算一体计算机装置执行指令信息。该编译方法能够将运算信息编译为存算一体计算机装置可直接执行的指令，从而可以实现利用存算一体计算机装置对各种算法进行加速运算的效果。
-
公开(公告)号：CN113438171A
公开(公告)日：2021-09-24
申请号：CN202110497911.X
申请日：2021-05-08
申请人： 清华大学
IPC分类号： H04L12/747 , H04L12/751
摘要： 本发明属于集成电路技术领域，尤其涉及一种低功耗存算一体系统的多芯片连接方法。本方法利用片上互联网络和PCIe通信协议，对存算一体芯片的片间互联进行高效、低功耗设计，优化了芯片间交互的事务布置和封包效率，同时对路由节点内部跳转通过裁切方式简化了路径选择，大大降低网络的死锁概率。该发明相较传统方案不仅硬件开销大大降低，传输效率也明显提升，而且解决了未来存算一体芯片系统在处理复杂神经网络算法硬件映射过程中的片间高效互联问题，本发明方法相对于传统方案，在低功耗、通用性方面均有明显提升。
-
-
-
-
-
-
-
-
-
搜索结果
254 条记录 (耗时 0.051 秒)
