公开(公告)号：CN115910183A

公开(公告)日：2023-04-04

申请号：CN202110955470.3

申请日：2021-08-19

Applicant: 长鑫存储技术有限公司

Inventor： 孙圆圆 ,  王佳 ,  尚为兵

IPC: G11C29/42 ,  G11C29/08

Abstract: 本申请实施例涉及半导体电路测试领域，特别涉及一种测试方法及测试系统，包括：向存储模块中写入第一初始数据，ECC模块基于第一初始数据，编码生成对应于第一初始数据的第一校验数据，并将第一校验数据写入存储模块；向存储模块的同一地址中写入第二初始数据；读出存储模块中的第二初始数据和第一校验数据，ECC模块基于第二初始数据，编码生成对应于第二初始数据的第二校验数据，并基于第一校验数据和第二校验数据校验并修正第二初始数据；读出存储器的第一读出数据，并基于第一读出数据，判断ECC模块的功能是否异常，第一读出数据为ECC模块校验并修正后的第二初始数据，以提供对存储器的ECC功能简单且可靠的测试方法。

公开(公告)号：CN115708156A

公开(公告)日：2023-02-21

申请号：CN202110963315.6

申请日：2021-08-20

Applicant: 长鑫存储技术有限公司

Inventor： 武贤君 ,  尚为兵 ,  石小庆

IPC: G11C7/08 ,  G11C5/14 ,  G11C7/10

Abstract: 本申请涉及一种数据传输电路及存储器，包括感测放大电路、第一子放电通路、第二子放电通路及放电调节单元，感测放大电路用于根据其第一端的信号、第二端的信号生成放大信号；第一子放电通路用于在读取状态时，根据所述第一数据线的信号对所述第一端向放电端进行放电；第二子放电通路用于在读取状态时，根据所述放电调节信号对所述第二端向放电端进行放电；放电调节单元与所述第二子放电通路及控制信号均电连接，且不与所述第一子放电通路电连接，用于根据所述控制信号生成所述放电调节信号，以调节所述第二子放电通路的放电能力。本申请提高了数据传输电路的抗干扰能力及数据传输效率。

公开(公告)号：CN115167754A

公开(公告)日：2022-10-11

申请号：CN202110355210.2

申请日：2021-04-01

Applicant: 长鑫存储技术有限公司

Inventor： 尚为兵 ,  李红文 ,  冀康灵

IPC: G06F3/06

Abstract: 本申请实施例涉及一种半导体存储器和数据写入方法，所述半导体存储器包括：至少一个存储阵列，所述存储阵列包括多个数据存储单元和多个校验位存储单元；校验模块，用于接收写入数据，并根据所述写入数据生成校验数据；数据传输模块，分别与所述校验模块、所述存储阵列连接，用于传输所述写入数据至所述数据存储单元，并传输所述校验数据至所述校验位存储单元；其中，所述校验数据的第一传输时长短于所述写入数据的第二传输时长，所述第一传输时长为所述校验数据由数据传输模块传输至校验位存储单元所需的时长，所述第二传输时长为所述写入数据由数据传输模块传输至数据存储单元所需的时长。

公开(公告)号：CN114255802A

公开(公告)日：2022-03-29

申请号：CN202011004212.9

申请日：2020-09-22

Applicant: 长鑫存储技术有限公司

Inventor： 尚为兵 ,  张凤琴

IPC: G11C11/4096 ,  G11C11/4063 ,  G11C11/4074

Abstract: 本发明实施例涉及半导体技术领域，公开了一种集成电路，所述集成电路包括：第一数据线组，所述第一数据线组包括阵列排布的多条本地数据线；第二数据线组，所述第二数据线组包括阵列排布的多条互补本地数据线，其中，多条所述互补本地数据线分别与多条所述本地数据线传输相位相反的信号；多个读取电路，响应于读取控制信号，用于在读操作期间读取所述本地数据线或所述互补本地数据线的信号，其中，多个所述读取电路分别与所述第一数据线组边缘的所述本地数据线电连接或与所述第二数据线组边缘的所述互补本地数据线连接。本发明提供的集成电路能够降低集成电路的功耗，以改善集成电路的性能。

公开(公告)号：CN112542185A

公开(公告)日：2021-03-23

申请号：CN201910892047.6

申请日：2019-09-20

Applicant: 长鑫存储技术有限公司

Inventor： 尚为兵 ,  曹堪宇

IPC: G11C7/06 ,  G11C7/08

Abstract: 本发明提供一种灵敏放大器及其控制方法、存储器读写电路以及一种存储器，所述灵敏放大器包括：两个PMOS晶体管、两个NMOS晶体管、第一输入输出端和第二输入输出端，所述两个PMOS晶体管分别为第一PMOS晶体管、第二PMOS晶体管，所述两个NMOS晶体管分别为第一NMOS管和第二NMOS晶体管；四个开关单元，所述第一PMOS晶体管、所述第一NMOS晶体管分别通过一开关单元连接至所述第一输入输出端，所述第二PMOS晶体管、所述第二NMOS晶体管分别通过一开关单元连接至与所述第二输入输端，所述开关单元用于将各PMOS晶体管和各NMOS晶体管配置为放大模式或者二极管模式；所述第一NMOS晶体管的栅极用于连接至位线，所述第二NMOS管的栅极用于连接至参考位线。上述灵敏放大器的性能得到提高。

公开(公告)号：CN112863570B

公开(公告)日：2024-05-14

申请号：CN201911181058.X

申请日：2019-11-27

Applicant: 长鑫存储技术有限公司

Inventor： 尚为兵

IPC: G11C11/409

Abstract: 本发明涉及存储技术领域，提出一种读写转换电路及其驱动方法、存储器。该读写转换电路包括：第一预充电路、正反馈电路、第二预充电路、第四开关单元、第六开关单元、第七开关单元、第八开关单元、第十开关单元、第十一开关单元、第十二开关单元、第十三开关单元、第十四开关单元、第十五开关单元。该读写转换电路能够在信号读取阶段，仅通过第一信号端或者第二信号端中一个向第三信号端和第四信号端读取相应的信号，以及能够在信号写入阶段，仅通过第三信号端或者第四信号端中一个向第一信号端和第二信号端写入相应的信号。

公开(公告)号：CN117690923A

公开(公告)日：2024-03-12

申请号：CN202211056560.X

申请日：2022-08-31

Applicant: 长鑫存储技术有限公司

Inventor： 李明浩 ,  尚为兵 ,  武贤君

IPC: H01L27/02 ,  H10B12/00 ,  G11C8/14 ,  G11C11/408

Abstract: 本公开涉及半导体版图设计领域，特别涉及一种字线驱动器的版图及存储器，字线驱动器的版图包括：字线驱动器包括驱动NMOS、控制PMOS和驱动PMOS，包括：多个沿第一方向排列的字线驱动版图，第一方向为字线的延伸方向；每一字线驱动版图包括：沿第二方向依次排列的驱动NMOS版图、控制PMOS版图和驱动PMOS版图，第二方向为字线的排列方向；且在第一方向上，两两相邻的字线驱动版图中的驱动NMOS版图共用源极层或漏极层、控制PMOS版图共用源极层或漏极层、驱动PMOS版图共用源极层或漏极层，其中，驱动NMOS版图中的栅极层和控制PMOS版图中的栅极层通过栅极连接层连接避免在字线的排列方向上，字线驱动器的版图尺寸，尤其是栅极长度受到字线版图尺寸的限制。

公开(公告)号：CN117672280A

公开(公告)日：2024-03-08

申请号：CN202211042478.1

申请日：2022-08-29

Applicant: 长鑫存储技术有限公司

Inventor： 尚为兵

IPC: G11C7/06 ,  G11C7/08 ,  G11C7/12

Abstract: 本公开提供一种灵敏放大器控制方法以及应用该放大的电子设备，所述灵敏放大器控制方法按时序包括依次发生的空闲阶段、偏移消除阶段、电荷分享阶段、感应放大阶段，其中：在所述电荷分享阶段，控制所述第一节点连接所述互补位线第一预设时长，所述第二节点连接所述位线第一预设时长后，断开所述位线和所述第二节点的连接、所述第一节点与所述互补位线的连接；在所述感应放大阶段，在检测到所述第一节点上的电压或者所述第二节点上的电压达到预设电压时，控制所述第一节点连接所述互补位线，所述第二节点连接所述位线，以将放大后的电压传输到所述位线和所述互补位线上。本公开实施例可以降低灵敏放大器的噪声。

公开(公告)号：CN117272885A

公开(公告)日：2023-12-22

申请号：CN202210685219.4

申请日：2022-06-14

Applicant: 长鑫存储技术有限公司

Inventor： 赵康 ,  尚为兵

IPC: G06F30/3308 ,  G06F119/10

Abstract: 本公开提供一种电路噪声参数获取方法、装置与电子设备。方法包括：确定多个待测电路，每个待测电路均包括一或多条待测信号线，每个待测电路具有至少一种工作状态；获取每一待测信号线与所有其他待测信号线之间的寄生电容，以及确定每个工作状态下每个待测电路中每条待测信号线的逻辑状态；确定多个待测电路的多个工作状态组合，并在多个工作状态组合中确定一个目标工作状态组合；在目标工作状态组合下，根据每条待测信号线的逻辑状态和寄生电容确定每条待测信号线的噪声参数，噪声参数包含其他待测电路造成的外部噪声参数和待测信号线对应的待测电路自身的内部噪声参数。本公开实施例可以迅速得到电路多个工作状态下每条待测信号线的噪声参数。

公开(公告)号：CN114384996B

公开(公告)日：2023-10-24

申请号：CN202210041557.4

申请日：2022-01-14

Applicant: 长鑫存储技术有限公司

Inventor： 尚为兵 ,  高恩鹏

IPC: G06F1/3296 ,  G06F1/3234 ,  G06F1/3206 ,  G11C5/14

Abstract: 本申请提供一种电源控制电路及控制方法，包括：控制模块，用于根据激活指令，控制存储块执行操作；电源管理模块，用于根据时钟使能信号，唤醒所述存储块的本地电源；电源控制模块，耦接于电源管理模块，用于在省电模式下，选择向激活指令对应的存储块的电源管理模块发送时钟使能信号；以及，在非省电模式下，向所有存储块的电源管理模块发送时钟使能信号；其中，所述省电模式表征系统时钟处于低频状态。本申请的方案，提高电源唤醒管理的灵活性，改善功耗。