公开(公告)号：CN101238431A

公开(公告)日：2008-08-06

申请号：CN200680028534.9

申请日：2006-07-27

申请人： 桑迪士克股份有限公司

发明人： 艾伦·W·辛克莱

IPC分类号： G06F3/06 ,  G06F12/08

CPC分类号： G06F3/0619 ,  G06F3/0607 ,  G06F3/0611 ,  G06F3/064 ,  G06F3/0643 ,  G06F3/0679 ,  G06F3/0685 ,  G06F12/0246 ,  G06F12/0866 ,  G06F12/0868 ,  G06F2201/845 ,  G06F2212/2022 ,  G06F2212/205 ,  G06F2212/7201

摘要： 本发明提供用于在主机系统与数据存储系统之间传送数据的系统和方法。所述系统包含接口，所述接口使用基于文件的协议来在所述数据存储系统与所述主机系统之间传送数据，其中所述数据存储系统包含第一大容量存储装置和第二大容量存储装置；其中所述第一大容量存储装置是固态非易失性存储器装置且所述第二大容量存储装置是非固态存储器装置。所述第一大容量存储装置是以逐文件为基础存储数据的操作为主存储装置的快闪存储器装置。所述第二大容量存储装置是操作为次级存储装置且存储经由逻辑接口接收的数据的磁盘驱动器。

公开(公告)号：CN108475235A

公开(公告)日：2018-08-31

申请号：CN201680078338.6

申请日：2016-12-09

申请人： 高通股份有限公司

发明人： S·莫洛伊 ,  D·T·全

IPC分类号： G06F12/0868 ,  G06F12/0893 ,  G06F12/0804 ,  G06F12/0862 ,  G06F12/0866 ,  G06F12/0875

CPC分类号： G06F12/0638 ,  G06F12/0804 ,  G06F12/0862 ,  G06F12/0866 ,  G06F12/0868 ,  G06F12/0875 ,  G06F12/0891 ,  G06F12/0893 ,  G06F2212/1032 ,  G06F2212/205 ,  G06F2212/214 ,  G06F2212/281 ,  G06F2212/3042 ,  G06F2212/305

摘要： 公开了用于利用易失性存储器程序高速缓存来提供非易失性系统存储器的系统、方法和计算机程序。一种这样的方法包括在非易失性随机存取存储器中存储可执行程序。响应于对可执行程序的最初启动，从非易失性随机存取存储器中将可执行程序加载到易失性存储器高速缓存中用于执行。响应于对可执行程序的最初中止，与可执行程序相对应的高速缓存页面被冲洗到非易失性随机存取存储器中。

公开(公告)号：CN105702277B

公开(公告)日：2018-05-08

申请号：CN201610027385.X

申请日：2011-12-16

申请人： 艾沃思宾技术公司

发明人： S·M·阿拉姆 ,  T·安德烈 ,  D·古戈尔

IPC分类号： G11C7/10 ,  G11C8/04 ,  G11C11/00 ,  G11C11/4076

CPC分类号： G06F3/0659 ,  G06F3/0611 ,  G06F3/0685 ,  G06F12/0246 ,  G06F12/0638 ,  G06F13/1694 ,  G06F2212/205 ,  G06F2212/7201 ,  G11C7/1042 ,  G11C7/1072 ,  G11C8/04 ,  G11C11/005 ,  G11C11/16 ,  G11C11/1673 ,  G11C11/1675 ,  G11C11/4076 ,  G11C11/4091 ,  G11C11/4094 ,  G11C11/4096 ,  G11C14/0036

摘要： 本申请涉及用于使DRAM和MRAM访问交错的存储器控制器和方法。描述了用于使不同等待时间和页面尺寸的易失性和非易失性存储器交错的存储器控制和方法，其中，单个DDR3存储器控制器与许多存储器模块通信，其至少包括与例如动态随机存取存储器(DRAM)的易失性存储器集成在不同序列或通道中的例如自旋扭矩磁随机存取存储器的非易失性存储器。

公开(公告)号：CN103383861B

公开(公告)日：2018-04-27

申请号：CN201310168094.9

申请日：2013-05-06

申请人： 三星电子株式会社

发明人： 全昺熙 ,  郭东勋

IPC分类号： G11C16/06 ,  G11C16/10

CPC分类号： G06F3/0605 ,  G06F3/061 ,  G06F3/064 ,  G06F3/0656 ,  G06F3/0679 ,  G06F12/0246 ,  G06F12/0292 ,  G06F12/0638 ,  G06F2212/1016 ,  G06F2212/1041 ,  G06F2212/205 ,  G11C7/10 ,  G11C11/5628 ,  G11C16/06 ,  G11C16/10 ,  G11C16/3454

摘要： 一种用于存储系统的编程方法，所述存储系统包括三维非易失性存储器和随机存取存储器，所述三维非易失性存储器具有多级存储单元。该方法在三维非易失性存储器中的一行存储单元的编程期间使用随机存取存储器来不同地存储多比特数据的所选比特。

公开(公告)号：CN107844429A

公开(公告)日：2018-03-27

申请号：CN201710132921.7

申请日：2017-03-08

申请人： 东芝存储器株式会社

发明人： 野口纮希 ,  藤田忍

IPC分类号： G06F12/02

CPC分类号： G06F3/0607 ,  G06F3/0631 ,  G06F3/0635 ,  G06F3/0685 ,  G06F11/34 ,  G06F12/0223 ,  G06F12/023 ,  G06F12/0292 ,  G06F12/0888 ,  G06F12/1009 ,  G06F2212/1016 ,  G06F2212/1044 ,  G06F2212/205 ,  G06F2212/502 ,  G06F2212/657

摘要： 本发明提供一种存储器控制电路、存储器系统以及处理器系统。存储器控制电路具备：写入目的地选择部，针对处理器在第1存储装置中写入数据的每个地址区域，将第1存储装置内的易失性存储器及非易失性存储器中的某一个选择为写入目的地；写入控制部，进行在由写入目的地选择部选择了的写入目的地中写入应写入的地址区域的数据的控制；以及存取信息登记部，针对每个地址区域，将作为写入目的地的易失性存储器或者非易失性存储器的选择信息、和切换了地址区域内的连续的地址群的页面的次数信息对应起来登记，写入目的地选择部如果从处理器有新的写入请求，则根据在存取信息登记部中登记了的信息，选择写入目的地。

公开(公告)号：CN107577612A

公开(公告)日：2018-01-12

申请号：CN201710701307.8

申请日：2013-12-30

申请人： 索尼移动通信株式会社

发明人： W·波拉诺斯基

IPC分类号： G06F12/02 ,  G06F12/06 ,  G06F13/16 ,  G11C7/10

CPC分类号： G06F12/0638 ,  G06F12/0246 ,  G06F13/1668 ,  G06F2212/205 ,  G06F2212/7201 ,  G11C7/1072

摘要： 具有嵌入式大容量存储装置的移动装置中的数据存储。一种移动装置(100)包括处理装置(140)、随机存取存储器RAM(150)和嵌入式大容量存储装置(160)。在所述处理装置(140)和所述RAM(150)之间设置有第一接口(IF1)。所述第一接口(IF1)支持所述处理装置(140)对所述RAM(150)的访问。所述大容量存储装置(160)包括控制器(170)和非易失性闪速存储器(180)。在所述控制器(170)和所述闪速存储器(180)之间设置有第二接口(IF2)。所述第二接口(IF2)支持所述控制器(170)对所述闪速存储器(180)的访问。在所述控制器(170)和所述处理装置(140)之间设置有第三接口(IF3)。所述第三接口(IF3)支持所述控制器(170)对所述RAM(150)的访问。

公开(公告)号：CN107003919A

公开(公告)日：2017-08-01

申请号：CN201580064297.0

申请日：2015-11-24

申请人： 英特尔公司

发明人： S.贾亚库马尔 ,  M.J.库马尔

IPC分类号： G06F11/14 ,  G11C5/04 ,  G11C5/14 ,  G11C7/20 ,  G06F11/20

CPC分类号： G06F11/1441 ,  G06F1/30 ,  G06F1/3275 ,  G06F11/2015 ,  G06F12/0246 ,  G06F12/0638 ,  G06F12/0891 ,  G06F2212/205 ,  G06F2212/7208 ,  G06F2212/7209 ,  G11C5/04 ,  G11C5/148 ,  G11C7/20 ,  G11C14/0036 ,  G11C14/0045

摘要： 描述容错自动DIMM(双列直插存储器模块)刷新或ADR的方法和设备。在一实施例中，处理器包括非易失性存储器以存储来自处理器的一个或多个易失性缓冲器的数据。来自处理器的一个或多个易失性缓冲器的数据响应要引起系统复位或关机的事件的发生而存储到非易失性存储器中。还公开并且要求保护其他实施例。

公开(公告)号：CN103999038B

公开(公告)日：2017-05-10

申请号：CN201180075997.1

申请日：2011-12-28

申请人： 英特尔公司

发明人： B.文布 ,  M.拉马多斯

IPC分类号： G06F9/06 ,  G06F9/44 ,  G06F12/00

CPC分类号： G06F3/0638 ,  G06F3/0604 ,  G06F3/0683 ,  G06F12/0292 ,  G06F2212/205 ,  G06T1/60 ,  G11C14/0045 ,  Y02D10/13

摘要： 描述了用于在易失性和非易失性存储器之间分布代码和数据存储的方法、设备和系统。在一个实施例中，所述方法包括：将软件应用的一个或多个静态代码段存储在相变存储器和开关（PCMS）设备中；将软件应用的一个或多个静态数据段存储在PCMS设备中；以及将软件应用的一个或多个易失性数据段存储在易失性存储器设备中。所述方法然后分配地址映射表，其具有指向所述一个或多个静态代码段中的每一个的至少第一地址指针、指向所述一个或多个静态数据段中的每一个的至少第二地址指针，以及指向所述一个或多个易失性数据段中的每一个的至少第三地址指针。

公开(公告)号：CN106569960A

公开(公告)日：2017-04-19

申请号：CN201610993133.2

申请日：2016-11-08

申请人： 郑州云海信息技术有限公司

发明人： 张德闪

IPC分类号： G06F12/0811 ,  G06F12/0897 ,  G06F12/0877 ,  G06F12/128 ,  G06F12/126

CPC分类号： G06F12/0811 ,  G06F12/0877 ,  G06F12/0897 ,  G06F12/126 ,  G06F12/128 ,  G06F2212/1016 ,  G06F2212/1028 ,  G06F2212/205 ,  G06F2212/6042

摘要： 本发明公开了一种混合主存的末级缓存管理方法，混合主存包括DRAM和NVM，该方法包括接收上级缓存发送的访问请求；依据访问请求判断末级缓存是否命中，如果是，则确定命中的缓存行，依据末级缓存的缓存行的预设标记位执行提升策略；其中，预设标记位用于标记所在缓存行属于DRAM还是NVM；否则，执行回收策略，选取最低优先级位置的缓存行进行回收，并依据未命中的访问请求对应的预设类型执行插入策略，其中，预设类型包括脏NVM、脏DRAM、干净NVM以及干净DRAM，且DNP>DDP>CNP>CDP，其中，DNP、DDP、CNP以及CDP分别为脏NVM、脏DRAM、干净NVM以及干净DRAM的优先级。本发明提高了应用系统的性能，减少了应用系统的能耗。

公开(公告)号：CN104011691B

公开(公告)日：2016-12-14

申请号：CN201180076054.0

申请日：2011-12-29

申请人： 英特尔公司

发明人： J.B.克罗斯兰 ,  T.奥普费尔曼 ,  B.芬宁

IPC分类号： G06F12/02 ,  G06F13/16 ,  G11C13/02

CPC分类号： G06F12/0638 ,  G06F12/023 ,  G06F12/0238 ,  G06F12/0866 ,  G06F2212/202 ,  G06F2212/2024 ,  G06F2212/205 ,  G11C7/1072 ,  G11C13/0004 ,  G11C14/0036 ,  G11C14/0045

摘要： 公开方法和系统。在一个实施例中，方法包括在变存储器和开关（PCMS）存储器内若存储器位置以用作随机存取存储器（RAM）盘。创建RAM盘以供在计算机系统中运行的软件应用使用。方法还包括将分配数量的PCMS存储器中的至少一部分映射到软件应用地址空间。最后，方法还授予软件应用对分配数量的PCMS存储器的至少一部分的直接访问。