-
公开(公告)号:CN108780350A
公开(公告)日:2018-11-09
申请号:CN201780017460.7
申请日:2017-03-13
申请人: 高通股份有限公司
发明人: J·E·波达艾玛 , C·D·B·阿瓦尼 , M·索马孙达拉姆 , S·德纳 , P·C·J·维尔齐恩斯基 , B·雷赫利克 , S·J·哈尔特 , J·P·苏布拉马尼亚姆·贾纳桑 , M·拉姆库马尔 , D·R·帕尔
IPC分类号: G06F1/32
CPC分类号: G06F1/266 , G06F1/10 , G06F1/324 , G06F1/3275 , G06F1/3287 , G06F12/08 , G06F2212/1028 , G06F2212/657 , G06F2212/683 , Y02D10/126 , Y02D10/14 , Y02D10/171
摘要: 本发明公开用于与分布式虚拟存储器DVM网络相关的功率及时钟域的全硬件管理的方法及系统。一个方面包含:将DVM操作从DVM启动器传输到DVM网络;由所述DVM网络将所述DVM操作广播到多个DVM目标;及基于所述DVM操作由所述DVM网络广播到所述多个DVM目标来执行包括以下操作的一或多个硬件优化:接通耦合到所述DVM网络或耦合到为所述DVM操作的目标的所述多个DVM目标中的DVM目标的时钟域;增加所述时钟域的频率;基于耦合到所述DVM目标的功率域被关断来接通所述功率域;或基于所述DVM目标被关断来终止到所述DVM目标的所述DVM操作。
-
公开(公告)号:CN108694057A
公开(公告)日:2018-10-23
申请号:CN201810168804.0
申请日:2018-02-28
申请人: 英特尔公司
IPC分类号: G06F9/38 , G06F12/0808
CPC分类号: G06F9/3004 , G06F9/30047 , G06F9/30087 , G06F9/3016 , G06F9/3834 , G06F12/0804 , G06F12/0811 , G06F12/084 , G06F12/0842 , G06F12/0875 , G06F12/0891 , G06F12/128 , G06F13/28 , G06F2212/1016 , G06F2212/452 , G06F2212/62 , Y02D10/14 , G06F9/3857 , G06F12/0808
摘要: 本申请公开了用于改善主机到设备通信以获得最优功率和性能的高效型基于范围的存储器回写。本文中描述了用于高效型基于范围的存储器回写的方法和装置。装置的一个实施例包括:系统存储器;多个硬件处理器核,所述多个硬件处理器核各自包括第一高速缓存;解码器电路,用于对具有针对第一存储器地址和范围指示符的字段的指令进行解码;以及执行电路,用于执行所述经解码指令。所述第一存储器地址和所述范围指示符一起定义所述系统存储器中包括一个或多个高速缓存行的连续区域。执行所述经解码指令使所述第一高速缓存中的所述一个或多个高速缓存行的任何实例无效。另外,所述一个或多个高速缓存行的任何脏的无效实例将存储到系统存储器中。
-
公开(公告)号:CN105701046B
公开(公告)日:2018-10-19
申请号:CN201510895707.8
申请日:2015-12-08
申请人: 安华高科技通用IP(新加坡)公司
发明人: 马德胜 , 德里克·亨·桑·塔姆 , 徐家仁 , 普里蒂·穆拉格
CPC分类号: G06F13/4059 , G06F1/3287 , G06F13/385 , G06F13/4295 , G06F2213/0042 , Y02D10/14 , Y02D10/151
摘要: 提供一种集成电路。所述集成电路包括通信模式确定电路,该通信模式确定电路被配置为在第一数据线和/或第二数据线上检测信号电平,并且确定第一数据线和第二数据线的通信模式是第一通用串行总线(USB)通信模式还是第二USB通信模式。所述集成电路还包括第一收发器电路,该第一收发器电路被配置为,基于确定的通信模式,在多个模式的其中一个模式下操作。所述集成电路还包括第二收发器电路,该第二收发器电路被配置为,基于确定的通信模式,在多个模式的其中一个模式下操作。第一USB通信模式的最大信号电平大于第二USB通信模式的最大信号电平。
-
公开(公告)号:CN108664596A
公开(公告)日:2018-10-16
申请号:CN201810434459.0
申请日:2013-06-14
申请人: 甲骨文国际公司
CPC分类号: G06F9/30065 , G06F9/381 , G06F9/3851 , G06F9/3867 , G06F9/546 , G06F12/0804 , G06F12/082 , G06F12/12 , G06F12/1408 , G06F12/1475 , G06F13/102 , G06F13/362 , G06F13/4068 , G06F15/17331 , G06F15/7889 , G06F17/30324 , G06F17/30442 , G06F17/30483 , G06F17/30495 , G06F17/30498 , G06F17/30501 , G06F17/30519 , G06F17/30578 , G06F17/30595 , G06F17/30867 , G06F21/6209 , H04L69/14 , Y02D10/14 , Y02D10/151 , Y02D10/45
摘要: 本公开涉及用于表扫描加速的硬件。提供了用于处理查询的技术。为处理查询所需的一个或多个操作由独立于运行查询处理软件的通用微处理器的协处理器执行。查询处理软件接收查询,确定完全处理查询所需要执行的一个或多个操作,并且发出一个或多个命令给一个或多个协处理器,所述一个或多个协处理器被编程用于执行所述操作之一,比如表扫描操作和/或查找操作。所述查询处理软件从所述协处理器中获得结果,并且在其上执行一个或多个附加操作,以生成所述查询的最终结果。
-
公开(公告)号:CN105378692B
公开(公告)日:2018-08-31
申请号:CN201380076252.6
申请日:2013-07-03
IPC分类号: G06F13/38
CPC分类号: G06F13/4282 , G06F13/385 , G06F13/4022 , G06F13/4027 , Y02D10/14 , Y02D10/151
摘要: 公开了用于通用串行总线数据路由的计算设备的示例。在根据本公开的方面的一种实现中,计算设备可以包括一个或多个处理器、存储器和数据存储部。计算设备还可以包括第一通用串行总线(USB)连接端口,用于将附着的计算设备通信地耦合到主计算设备;以及第二USB连接端口,用于将外围设备通信地耦合到主计算设备。计算设备还可以包括存储在存储器中且在一个或多个处理器中的至少一个上执行的USB数据路由模块,用于经由主计算设备在附着的计算设备和外围设备之间路由USB数据。
-
公开(公告)号:CN105550139B
公开(公告)日:2018-08-21
申请号:CN201510997285.5
申请日:2015-12-28
申请人: 武汉科技大学
CPC分类号: Y02D10/14 , Y02D10/151 , Y02D70/00
摘要: 本发明公开了一种无线串口透传系统。射频SOC芯片模块(5)的电源输入正极VCC_IN、指示灯输出正极信号线LED_P、指示灯输出负极信号线LED_N、射频信号正极信号线RF_P、射频信号负极信号线RF_N依次与稳压模块(2)的电源输出正极VCC_OUT、指示灯模块(4)的指示灯输入正极信号线LED_P、指示灯模块(4)的指示灯输入负极信号线LED_N、天线模块(3)的射频信号正极信号线RF_P、天线模块(3)的射频信号负极信号线RF_N对应连接。射频SOC芯片模块(5)中写有串口透传控制软件,串口透传控制软件中包含了透传模式数据处理程序、中继器模式数据处理程序和Sink模式数据处理程序。本发明具有协议简单、传输效率高、传输速率快、功耗低和体积小的特点。
-
公开(公告)号:CN105446891B
公开(公告)日:2018-08-21
申请号:CN201410235543.1
申请日:2014-05-29
申请人: 展讯通信(上海)有限公司
发明人: 湛振波
CPC分类号: Y02D10/13 , Y02D10/14 , Y02D10/151
摘要: 一种终端设备的内存访问控制方法与装置,所述内存至少包含两个访问通道,所述方法包括:以第一平衡模式作为内存访问模式对访问请求在各个访问通道上进行分配;所述第一平衡模式适于将所述内存的整个存储空间分为第一访问区域和第二访问区域,在所述第一访问区域实现访问请求的交错式访问,所述第二访问区域包括分别对应于各个访问通道的子访问区域,在每个子访问区域实现访问请求的非交错式访问。本发明技术方案能够使性能提升和功耗控制实现平衡,从而更好地满足终端设备的各类应用对于内存的访问需求。
-
公开(公告)号:CN104412559B
公开(公告)日:2018-07-20
申请号:CN201380035056.4
申请日:2013-07-08
申请人: 德克萨斯仪器股份有限公司
IPC分类号: H04L29/06
CPC分类号: G06F13/4295 , Y02D10/14 , Y02D10/151
摘要: 本发明提供一种无线通用串行总线(USB)系统(90),其包括无线USB主机(100)、第一无线USB设备(102)以及第二无线USB设备(104)。无线USB主机(100)被配置为基于无线USB协议通过无线USB网络(103)无线传输信标。第一和第二无线USB设备(102,104)被配置为与无线USB主机(100)交换无线数据包。所述信标指定第一和第二无线USB设备(102,104)的无线USB网络地址访问时间。
-
公开(公告)号:CN108268119A
公开(公告)日:2018-07-10
申请号:CN201711453580.X
申请日:2017-12-27
申请人: 三星电子株式会社
CPC分类号: G06F1/324 , G06F1/3296 , G06F13/24 , G06F15/7807 , Y02D10/14 , G06F1/3243 , G06F1/04 , G06F9/4825
摘要: 公开了一种操作片上系统(SOC)的方法,该片上系统包括中央处理单元(CPU)和应用了动态电压和频率缩放(DVFS)的目标硬件。该方法包括确定目标硬件的操作方案;基于目标硬件的操作方案,设置用于将DVFS应用于目标硬件的DVFS应用方案;以及基于DVFS应用方案在目标硬件上执行DVFS。
-
公开(公告)号:CN106663078B
公开(公告)日:2018-07-10
申请号:CN201580047097.4
申请日:2015-08-27
申请人: 高通股份有限公司
CPC分类号: H03K5/133 , G06F1/10 , G06F13/4068 , G06F13/4221 , G11C19/00 , H03K5/13 , H03K2005/0015 , Y02D10/14 , Y02D10/151
摘要: 公开了延迟电路以及相关的系统和方法。在一个方面,提供了使用逻辑来准确地延迟输出启用信号以减小或避免从设备内的数据危害的延迟电路。延迟电路包括配置成接收基于慢时钟的输出启用输入信号的两个移位寄存器链。第一移位寄存器链由快时钟的正边沿来进行时钟定时,并且提供第一选通信号。第二移位寄存器链由快时钟的负边沿来进行时钟定时,并且提供第二选通信号。该逻辑使用第一选通信号和第二选通信号以及输出启用输入信号来提供经延迟的输出启用输出信号。延迟电路为输出启用输出信号提供高度准确的时间延迟,以便以面积高效和功率高效的方式来减小或避免数据危害。
-
-
-
-
-
-
-
-
-