-
公开(公告)号:CN119234297A
公开(公告)日:2024-12-31
申请号:CN202380041714.4
申请日:2023-05-26
Applicant: 东京毅力科创株式会社
IPC: H01L21/3065 , H01L21/3213 , H01L21/768 , H01L21/3205 , H01L23/532
Abstract: 蚀刻方法包括:工序a,提供基片,基片包括第一膜和在第一膜上具有开口的第二膜,第一膜包含金属元素和非金属元素;工序b,在与开口对应地形成于第一膜的凹部的侧壁上形成保护膜;和工序c,与工序b同时或在工序b之后,利用从包含含卤素气体的处理气体生成的等离子体,经由开口对第一膜进行蚀刻。
-
公开(公告)号:CN119170561A
公开(公告)日:2024-12-20
申请号:CN202311307903.X
申请日:2023-10-10
Applicant: 南亚科技股份有限公司
IPC: H01L21/768 , H01L23/528 , H01L23/532
Abstract: 本公开提供一种存储器装置和其形成方法。存储器装置包括基板上的栅极结构、基板中的源极/漏极区域、覆盖基板和栅极结构的介电层,以及邻近于栅极结构的单元接触件。单元接触件包括导电层、导电层的侧壁上的第一阻障层,以及导电层的底表面上的第二阻障层。第二阻障层直接接触第一阻障层和源极/漏极区域。第二阻障层的第二电阻率低于第一阻障层的第一电阻率。导电层形成在不同工艺所制备的第一阻障层和第二阻障层上,可以避免单元接触件中的接缝而改善存储器装置的可靠性。具有较低电阻率的第二阻障层在导电层和源极/漏极区域之间,从而减少导电路径的电阻率。
-
公开(公告)号:CN113284876B
公开(公告)日:2024-12-20
申请号:CN202110184546.7
申请日:2021-02-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/528 , H01L23/532 , H01L21/768
Abstract: 本文公开了沿接触蚀刻停止层(CESL)和互连件之间的界面表现出减少的铜空位累积的互连结构以及制造方法。方法包括:在介电层中形成铜互连件;以及在铜互连件和介电层上方沉积金属氮化物CESL。金属氮化物CESL和铜互连件之间的界面具有第一表面氮浓度、第一氮浓度和/或第一数量的氮‑氮结合。实施氮等离子体处理以修改金属氮化物CESL和铜互连件之间的界面。氮等离子体处理将第一表面氮浓度增大至第二表面氮浓度,将第一氮浓度增大至第二氮浓度和/或将第一数量的氮‑氮结合增大至第二数量的氮‑氮结合,它们的每个可以最小化界面处铜空位的累积。
-
公开(公告)号:CN119133143A
公开(公告)日:2024-12-13
申请号:CN202411229414.1
申请日:2024-09-03
Applicant: 安徽长飞先进半导体股份有限公司
IPC: H01L23/528 , H01L23/532 , H01L23/48 , H01L21/768
Abstract: 本发明公开了一种半导体器件及制备方法、功率模块、功率转换电路和车辆。该半导体器件包括:半导体结构,其中,半导体结构包括半导体本体和第一介质层,第一介质层位于半导体本体的一侧;第一介质层设置有修调导电接触孔,修调导电接触孔靠近半导体本体一侧的开口,小于修调导电接触孔远离半导体本体一侧的开口;导电层位于第一介质层远离半导体本体的一侧,导电层填充修调导电接触孔,并穿过修调导电接触孔与半导体结构电连接。本发明实施例提供的技术方案提高了导电层在导电接触孔的填充质量。
-
公开(公告)号:CN119133142A
公开(公告)日:2024-12-13
申请号:CN202410318738.6
申请日:2024-03-20
Applicant: 三星电子株式会社
IPC: H01L23/528 , H01L23/532 , H01L21/768
Abstract: 提供了一种半导体装置,所述半导体装置包括下接线结构、在下接线结构上并包括上接线沟槽的上层间绝缘膜以及在上接线沟槽中的上接线结构。上接线结构包括上阻挡结构和在上阻挡结构上的上填充膜。上阻挡结构包括沿着上接线沟槽的侧壁延伸的侧壁部分和沿着上接线沟槽的底面延伸的底部分。上阻挡结构包括上阻挡膜和在上阻挡膜与上填充膜之间的上衬膜。上阻挡结构的侧壁部分包括二维材料(2D材料),并且上阻挡结构的底面没有二维材料。
-
公开(公告)号:CN112652571B
公开(公告)日:2024-12-06
申请号:CN201910963679.7
申请日:2019-10-11
Applicant: 长鑫存储技术有限公司
Inventor: 徐朋辉
IPC: H01L21/768 , H01L23/528 , H01L23/532
Abstract: 本发明涉及一种半导体结构及其形成方法;形成方法包括:提供基体;在基体正面形成第一图形结构;在第一图形结构的侧壁和远离基体的表面以及基体的正面形成第一介电层;在第一介电层表面形成第一低k介质层,且第一低k介质层远离基体的表面低于第一图形结构远离基体的表面;在第一介电层和第一低k材料表面形成的第二介电层;平坦化第二介电层和部分第一介电层,直至暴露出第一图形化结构且第一低k介质层表面覆盖有第二介电层。上述半导体结构的形成方法通过调整工艺步骤,避免对第一低k介质层侧壁的损伤,保证了第一低k介质层侧壁的形貌,避免了互连结构侧壁形貌不均而产生的漏电现象,提升了器件的性能。
-
公开(公告)号:CN113725152B
公开(公告)日:2024-11-12
申请号:CN202111011878.1
申请日:2016-12-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/532
Abstract: 本发明实施例公开一种半导体器件,该半导体器件包括第一金属布线层,形成在所述第一金属布线层上方的层间绝缘层,内嵌于所述层间介电层且连接到所述第一金属布线层的第二金属布线层,以及设置于所述第一金属布线层和所述第一层间绝缘层之间的蚀刻停止层。所述蚀刻停止层包括一个或多个子层。所述蚀刻停止层包括由基于铝的绝缘材料、氧化铪、氧化锆或氧化钛制成的第一子层。本发明实施例涉及半导体集成电路,以及更具体地涉及具有通过双镶嵌工艺形成的金属层的半导体器件。
-
公开(公告)号:CN118922931A
公开(公告)日:2024-11-08
申请号:CN202280094004.3
申请日:2022-09-28
Applicant: 株式会社斯库林集团
IPC: H01L21/768 , H01L23/532
Abstract: 本发明提供一种基板处理方法以及基板处理装置,能够一边抑制基板上的金属膜被蚀刻,一边选择性地成膜作为保护膜的自组装单分子膜。本发明的基板处理方法对在表面具有形成有金属膜(1)的金属膜形成区域以及未形成金属膜(1)的金属膜非形成区域的基板进行处理,包括:溶解氧浓度降低工序,使包括用于形成自组装单分子膜(4)的材料的处理液的溶解氧浓度降低;以及自组装单分子膜形成工序,通过使溶解氧浓度降低工序后的处理液至少与基板的表面接触,在金属膜形成区域的金属膜(1)上,一边抑制金属膜(1)的氧化一边形成自组装单分子膜(4)。
-
公开(公告)号:CN118901137A
公开(公告)日:2024-11-05
申请号:CN202380025655.1
申请日:2023-02-22
Applicant: 罗姆股份有限公司
Inventor: 田中文悟
IPC: H01L27/04 , H01F17/00 , H01F19/04 , H01F27/32 , H01L21/768 , H01L21/822 , H01L23/532 , H01L25/04 , H01L25/18
Abstract: 变压器芯片具有元件绝缘层和埋入到元件绝缘层的高电压线圈及低电压线圈。高电压线圈包含:在z方向上朝向低电压线圈侧的第一端面、与第一端面为相反侧的第二端面、第一侧面。元件绝缘层包含:第三绝缘层、层叠于第三绝缘层上且相对介电常数比第三绝缘层高的第二绝缘层、层叠于第二绝缘层上且相对介电常数比第二绝缘层低的第一绝缘层。高电压线圈以第一端面与第二绝缘层相接的状态设置于第一绝缘层内。
-
公开(公告)号:CN118830066A
公开(公告)日:2024-10-22
申请号:CN202380025414.7
申请日:2023-02-06
Applicant: 索尼半导体解决方案公司
IPC: H01L21/3205 , H01L21/768 , H01L23/532 , H01L23/522 , H01L27/146
Abstract: [技术问题]为了抑制屏蔽布置中所需的对准精度。[技术方案]一种半导体装置,包括第一基板和第二基板。所述第一基板包括:彼此绝缘的多个第一配线;彼此绝缘并且分别连接至所述第一配线的多个第一电极;以及第一屏蔽电极,所述第一屏蔽电极至少布置在所述多个第一电极之间并且与所述第一电极绝缘。所述第二基板包括:彼此绝缘的多个第二配线;彼此绝缘并且分别连接至所述第二配线的多个第二电极;以及第二屏蔽电极,所述第二屏蔽电极至少布置在所述多个第二电极之间并且与所述第二电极绝缘。所述第一电极和所述第二电极通过混合接合而被电气连接。所述第一屏蔽电极和所述第二屏蔽电极通过混合接合而被电气连接并且形成第一屏蔽。
-
-
-
-
-
-
-
-
-