垂直结构半导体电子器件及其制备方法

    公开(公告)号:CN117995899A

    公开(公告)日:2024-05-07

    申请号:CN202211341736.6

    申请日:2022-10-28

    摘要: 本发明公开了一种垂直结构半导体电子器件及其制备方法。所述垂直结构半导体电子器件包括:半导体结构,包括导电层、电流通道层、反型层和沟道层,所述导电层、电流通道层和沟道层沿指定方向依次设置,所述电流通道层的第一区域中形成有电流通道,所述反型层至少局部是由电流通道层的第二区域被热氧化形成,所述第二区域环绕第一区域设置;以及,源极、漏极和栅极,所述源极和栅极设置在沟道层上,所述漏极与导电层电连接;其中,所述电流通道层、导电层及沟道层均是第一导电类型的,所述反型层是第二导电类型的。本发明提供的一种垂直结构半导体电子器件的其制备方法可以有效提高器件的击穿电压,有效降低器件的导通电阻,提高器件的饱和电流。

    一种控制范德华间隙的方法及半导体器件

    公开(公告)号:CN117877985A

    公开(公告)日:2024-04-12

    申请号:CN202311674582.7

    申请日:2023-12-07

    申请人: 湖南大学

    发明人: 邹旭明 柳畅 廖蕾

    IPC分类号: H01L21/34 H01L29/15 H01L29/24

    摘要: 本发明提供一种控制范德华间隙的方法,所述方法包括以下步骤:步骤一,利用前驱溶液产生饱和蒸汽;步骤二,将第一材料置于饱和蒸汽中进行分子/离子吸附;步骤三,将第一材料与第二材料进行物理层压,形成范德华间隙,所述间隙大小由第一材料吸附时所处的饱和蒸汽控制。本发明利用材料在不同等级的饱和蒸汽下进行表面吸附的不同,结合后续的物理层压,形成了一系列尺寸和成分变化的范德华间隙,所述的范德华间隙能够形成在二维(2D)/2D材料,2D/三维(3D)材料,3D/3D材料和人工超晶格材料中,具有高度的普适性。

    一种Hf掺杂的ITO基薄膜晶体管及其制备方法

    公开(公告)号:CN117855289A

    公开(公告)日:2024-04-09

    申请号:CN202311771333.X

    申请日:2023-12-21

    摘要: 本发明公开了一种Hf掺杂的ITO基薄膜晶体管及其制备方法。ITO基薄膜晶体管包括栅极、栅介质、沟道层和源漏电极,其中沟道层是由ITO层和Hf掺杂ITO层复合而成。采用P型重掺杂硅作为栅极,SiO2薄膜作为栅介质层;在栅介质层上首先通过磁控溅射制备ITO层,在制备的ITO层上,利用ITO靶和HfO2靶通过共溅射技术制备成Hf掺杂ITO层,形成沟道层;将溅射的沟道层进行分割;分割后,采用直流溅射沉积Mo金属层、并采用掩模版图案形成源漏电极,得到Hf掺杂的ITO基薄膜晶体管。通过本发明能够有效减少背沟道中氧空位缺陷,抑制背沟道表面电子捕获和去捕获,从而提高ITO基薄膜晶体管的稳定性。

    电学信号振荡器及其应用
    29.
    发明公开

    公开(公告)号:CN117766591A

    公开(公告)日:2024-03-26

    申请号:CN202311752620.6

    申请日:2023-12-19

    申请人: 之江实验室

    摘要: 本公开是关于一种电学信号振荡器,该电学信号振荡器包括:p型层、设置于p型层的一个表面上的i型层、以及设置于i型层远离p型层的表面上的n型层;p型层的材料选自p型Si、Ge、GaAs、SiC中的任一者,i型层的材料为SiO2,n型层的材料为竖直生长的MoS2;i型层的厚度选自2nm~50nm;n型层的厚度选自10nm~200nm;本公开所提供的电学信号振荡器,不依赖于环境,就能形成电学信号,无需从环境捕获能量,应用场景不受限制。

    一种新型同源神经形态器件及其制备方法

    公开(公告)号:CN117727796A

    公开(公告)日:2024-03-19

    申请号:CN202311748787.5

    申请日:2023-12-19

    申请人: 复旦大学

    摘要: 本发明公开一种新型同源神经形态器件及其制备方法。该器件包括:柔性衬底;背部栅电极,其为有机导电聚合物,形成在所述柔性衬底上;阻挡层,其为高k材料薄膜,形成在所述背部栅电极上;同源电荷俘获层,其为具有双面不对称结构的二维材料薄膜,形成在所述阻挡层上;浮栅过渡层,其为高导电二维材料,形成在所述阻挡层上,一端搭接在所述同源电荷俘获层;电荷隧穿层,其为二维绝缘层材料,覆盖所述同源电荷俘获层,一端与所述浮栅过渡层相接触;同源沟道层,其为具有双面不对称结构的二维材料薄膜,形成在所述电荷隧穿层上;源端电极和漏端电极形成在所述同源沟道层两端,以及浮栅电极,形成在所述浮栅过渡层一端,实现神经形态功能与特性。