-
公开(公告)号：CN119743954A
公开(公告)日：2025-04-01
申请号：CN202411869965.4
申请日：2019-10-23
Applicant: 三星电子株式会社
Abstract: 提供了三维（3D）半导体存储器件。一种3D半导体存储器件包括衬底上的电极结构。电极结构包括堆叠在衬底上的栅电极。栅电极包括电极焊盘区。该3D半导体存储器件包括穿透一个电极焊盘区的虚设竖直结构。虚设竖直结构包括虚设竖直半导体图案和从虚设竖直半导体图案的一部分朝向衬底延伸的接触图案。
-
公开(公告)号：CN119584545A
公开(公告)日：2025-03-07
申请号：CN202410809783.1
申请日：2024-06-21
Applicant: 三星电子株式会社
Abstract: 本公开涉及一种半导体器件和包括其的电子系统。该半导体器件可以包括：栅极堆叠，包括彼此交替堆叠的导电图案和层间绝缘图案；被栅极堆叠围绕的沟道层；围绕沟道层的存储层；电连接到沟道层的源极结构；以及在存储层和源极结构之间的绝缘图案。存储层和源极结构彼此间隔开，绝缘图案与沟道层、存储层和源极结构接触。
-
公开(公告)号：CN115440738A
公开(公告)日：2022-12-06
申请号：CN202210596770.1
申请日：2022-05-27
Applicant: 三星电子株式会社
IPC: H01L27/11524 , H01L27/11548 , H01L27/1157 , H01L27/11575 , H01L23/528 , H01L23/522
Abstract: 提供半导体器件和包括该半导体器件的数据存储系统。半导体器件包括：第一衬底；电路元件；下互连线；第二衬底；栅电极，堆叠在第二衬底上以在第一方向上彼此间隔开并且形成第一堆叠结构和第二堆叠结构；沟道结构，穿透栅电极；以及第一接触插塞和第二接触插塞，分别穿透第一堆叠结构和第二堆叠结构，并且连接到栅电极。第一堆叠结构具有第一焊盘区域，在第一焊盘区域中栅电极分别比上栅电极延伸得更远，并且分别连接到第一接触插塞。第二堆叠结构具有第二焊盘区域，在第二焊盘区域中栅电极分别比上栅电极延伸得更远，并且分别连接到第二接触插塞。第一焊盘区域和第二焊盘区域相对于彼此偏移以便在第一方向上彼此不交叠。
-
公开(公告)号：CN106469736B
公开(公告)日：2021-07-13
申请号：CN201610645572.4
申请日：2016-08-08
Applicant: 三星电子株式会社
IPC: H01L27/11578 , H01L27/11551
Abstract: 提供了一种三维半导体存储装置，所述三维半导体存储装置包括：外围逻辑结构，位于半导体基底上以包括外围逻辑电路和下绝缘间隙填充层；水平半导体层，位于外围逻辑结构上；堆叠件，位于水平半导体层上，堆叠件中的每个堆叠件包括竖直堆叠在水平半导体层上的多个电极；多个竖直结构，穿过堆叠件并连接到水平半导体层。水平半导体层可以包括：第一半导体层，设置在下绝缘间隙填充层上并共掺杂有防扩散材料和第一杂质浓度的第一导电型杂质；第二半导体层，设置在第一半导体层上并掺杂有或者未掺杂有比第一杂质浓度低的第二杂质浓度的第一导电型杂质。
-
公开(公告)号：CN113013176A
公开(公告)日：2021-06-22
申请号：CN202011278401.5
申请日：2020-11-16
Applicant: 三星电子株式会社
IPC: H01L27/11575 , H01L27/1157 , H01L27/11582
Abstract: 公开了一种垂直存储器装置。所述垂直存储器装置包括栅电极、沟道、第一导电贯穿过孔和绝缘结构。栅电极在基底上沿基本垂直于基底的上表面的第一方向彼此间隔开，并且可以以阶梯形状堆叠。沟道沿第一方向延伸穿过栅电极。第一导电贯穿过孔延伸穿过栅电极之中的第一栅电极的导电垫并且与该导电垫电连接。第一导电贯穿过孔延伸穿过栅电极之中的在第一栅电极下的第二栅电极。绝缘结构形成在第一导电贯穿过孔与第二栅电极中的每个的侧壁之间，并且使第一导电贯穿过孔与第二栅电极中的每个电绝缘。
-
Patent Agency Ranking
公开(公告)号：CN112802856A
公开(公告)日：2021-05-14
申请号：CN202011266603.8
申请日：2020-11-13
Applicant: 三星电子株式会社
IPC: H01L27/11582 , H01L27/11573
Abstract: 一种半导体器件包括：堆叠在衬底上的栅极层、延伸穿过栅极层的沟道层、设置在沟道层上的串选择栅极层、以及延伸穿过串选择栅极层以接触沟道层的串选择沟道层。串选择沟道层包括在串选择栅极层下方且包含第一突出区域的第一部分、延伸穿过串选择栅极层的第二部分、以及在串选择栅极层上方且包含第二突出区域的第三部分。
-
公开(公告)号：CN112582421A
公开(公告)日：2021-03-30
申请号：CN202010939672.4
申请日：2020-09-09
Applicant: 三星电子株式会社
IPC: H01L27/11563 , H01L27/11568 , H01L27/11582
Abstract: 一种垂直非易失性存储器件包括：堆叠体，其包括在堆叠方向上堆叠的栅极图案和层间绝缘图案，堆叠体在栅极图案中和在层间绝缘图案中具有在堆叠方向上延伸的贯通孔；半导体柱，其在贯通孔中并在堆叠方向上延伸；数据存储结构，其在栅极图案与贯通孔中的半导体柱之间，数据存储结构包括电荷存储层；以及虚设电荷存储层，其在贯通孔中在层间绝缘图案的侧壁上朝向半导体柱。
-
公开(公告)号：CN112310088A
公开(公告)日：2021-02-02
申请号：CN202010721833.2
申请日：2020-07-24
Applicant: 三星电子株式会社
IPC: H01L27/11517 , H01L27/11521 , H01L27/11551 , H01L27/11556
Abstract: 公开了一种半导体器件。所述半导体器件包括：沟道结构，位于基底上并且沿垂直于基底的顶表面的第一方向延伸；多个栅电极，位于基底上并且在沟道结构的侧壁上沿第一方向彼此间隔开；以及栅极绝缘层，位于所述多个栅电极中的每个与沟道结构之间，其中，沟道结构包括：体栅极层，沿第一方向延伸；电荷存储结构，围绕体栅极层的侧壁；以及沟道层，围绕电荷存储结构的侧壁。
-
公开(公告)号：CN111863828A
公开(公告)日：2020-10-30
申请号：CN202010332058.1
申请日：2020-04-24
Applicant: 三星电子株式会社
IPC: H01L27/11563 , H01L27/11568 , H01L27/11565
Abstract: 一种竖直半导体装置可包括堆叠结构和多个沟道结构。堆叠结构可包括交替和重复地堆叠在衬底上的绝缘层和栅极图案。堆叠结构可在平行于衬底的上表面的第一方向上延伸。栅极图案可包括至少多个第一栅极图案。堆叠结构可包括第一栅极图案之间的牺牲图案。沟道结构可穿过堆叠结构。沟道结构中的每一个可延伸至衬底的上表面，并且沟道结构中的每一个可包括电荷存储结构和沟道。沟道结构中的一些可穿过堆叠结构中的牺牲图案到达衬底的上表面，并且可延伸至衬底的上表面。
-
公开(公告)号：CN110021605A
公开(公告)日：2019-07-16
申请号：CN201811462966.1
申请日：2018-11-30
Applicant: 三星电子株式会社
IPC: H01L27/11524 , H01L27/11529 , H01L27/11548 , H01L27/11556 , H01L27/1157 , H01L27/11573 , H01L27/11575 , H01L27/11582 , H01L23/538
Abstract: 一种三维半导体存储器件包括：外围逻辑结构，包括设置在半导体衬底上的多个外围逻辑电路；水平半导体层，设置在外围逻辑结构上；电极结构，包括竖直地交替堆叠在水平半导体层上的多个电极和绝缘层；以及贯通互连结构，穿透电极结构和水平半导体层，并且包括连接到外围逻辑结构的贯通插塞。绝缘层中的第一绝缘层的侧壁与贯通插塞间隔开第一距离。电极中的第一电极的侧壁与贯通插塞间隔开大于第一距离的第二距离。
-
-
-
-
-
-
-
-
-
Search Results
40
records
(took 0.028 seconds)
