-
公开(公告)号：CN118119182A
公开(公告)日：2024-05-31
申请号：CN202410253970.6
申请日：2024-03-06
Applicant: 北京大学
Abstract: 本发明公开一种垂直超薄沟道DRAM单元器件的制备方法，属于超大规模集成电路制造技术领域。本发明通过淀积薄膜厚度定义垂直沟道的宽度，实现超越光学光刻精度的沟道尺寸控制，并减少了定义有源区的光刻次数，实现了垂直超薄沟道DRAM单元器件的制备。采用本发明提高了DRAM存储密度，为实现4F2单元提供了可能性。
-
公开(公告)号：CN118073279A
公开(公告)日：2024-05-24
申请号：CN202410178542.1
申请日：2024-02-09
Applicant: 北京大学
IPC: H01L21/8234 , H01L27/088 , H01L23/528 , H01L23/48 , H05K1/18
Abstract: 本申请提供一种半导体结构的制备方法、半导体结构、器件及设备，该方法包括：在衬底上形成有源结构；基于正面有源结构，形成正面晶体管的正面器件层；在正面器件层上进行后道工艺处理，以形成正面互连层；第一正面互连层、第二正面互连层和第三正面互连层中的任意两个互连层电学连接；倒片并去除衬底；基于背面有源结构，形成背面晶体管的背面器件层；在背面器件层上进行后道工艺处理，以形成背面互连层；第一背面互连层、第二背面互连层和第三背面互连层中的任意两个互连层电学连接。通过本申请，可以提高半导体结构的空间利用率。
-
公开(公告)号：CN114758695B
公开(公告)日：2024-05-17
申请号：CN202210356463.6
申请日：2022-04-06
Applicant: 北京大学
IPC: G11C11/22
Abstract: 本发明提出了一种基于铁电隧穿场效应晶体管FeTFET实现多值内容可寻址存储器MCAM的方法，在单个FeTFET上实现了MCAM的完整功能。本发明利用隧穿场效应晶体管FeTFET的隧穿电流特性，将铁电材料叠加到栅介质层上，得到同时受栅极电压和铁电极化强度控制的双极性的沟道电导，利用铁电多级极化状态实现多值存储，结合TFET的双极特性，在不需要额外增加晶体管或者其他外围电路的条件下便可以实现MCAM。相较于目前报道的基于各种新兴的非易失性存储器的MCAM，本发明具有显著降低的单元面积以及更加简洁的编程与搜索操作过程，相应地带来更高的能效。本发明将MCAM的硬件代价降低到理论最低，具有十分广阔的应用空间。
-
公开(公告)号：CN118016592A
公开(公告)日：2024-05-10
申请号：CN202410120680.4
申请日：2024-01-29
Applicant: 北京大学
IPC: H01L21/762 , H01L21/768 , H01L21/82 , H01L27/085
Abstract: 本申请提供一种半导体结构的制备方法、半导体结构、器件及设备，该方法包括：对第一正面栅极结构、第一背面栅极结构、第三正面栅极结构和第三背面栅极结构进行栅极切断，以形成第一栅极切断凹槽和第二栅极切断凹槽，以及对第二背面栅极结构进行栅极切断，以形成第三栅极切断凹槽；在第一栅极切断凹槽、第二栅极切断凹槽和第三栅极切断凹槽中填充绝缘材料，以形成第一栅极切断结构、第二栅极切断结构和第三栅极切断结构；对第二栅极切断结构对应于第三背面栅极结构的部分进行光刻，以形成第四栅极切断结构和第一凹槽；在第一凹槽中填充金属材料，以形成栅极互连金属。通过本申请，可以实现半导体结构中的电学互连的灵活设计。
-
公开(公告)号：CN117438470B
公开(公告)日：2024-05-10
申请号：CN202311397765.9
申请日：2023-10-25
Applicant: 北京大学
IPC: H01L29/78 , H01L21/336
Abstract: 本申请提供一种半导体结构及其制备方法。其中，制备方法包括：提供一衬底；在衬底上形成半导体结构，其中，半导体结构包括第一有源结构和沟道结构，第一有源结构是由沟道结构的第一端外延生长形成的；翻转衬底并去除衬底，以暴露沟道结构的第二端，第二端与第一端为所述沟道结构相对的两端；在沟道结构的第二端外延生长第二有源结构。
-
Patent Agency Ranking
公开(公告)号：CN117995778A
公开(公告)日：2024-05-07
申请号：CN202410069577.1
申请日：2024-01-17
Applicant: 北京大学
IPC: H01L21/8238 , H01L27/092 , H01L21/74
Abstract: 本申请提供一种半导体结构的制备方法、半导体结构、器件及设备，该方法包括：在衬底上形成有源结构，有源结构包括用于制备第一晶体管的第一有源结构和用于制备第二晶体管的第二有源结构；基于有源结构，形成第一浅沟槽隔离层、第二浅沟槽隔离层和第三浅沟槽隔离层；去除第一浅沟槽隔离层或第三浅沟槽隔离层，以暴露第二浅沟槽隔离层；在第二浅沟槽隔离层上刻蚀出第一凹槽；通过在第一凹槽中沉积金属材料，形成埋层结构；埋层结构与第一晶体管的金属通孔和/或第二晶体管的金属通孔连接。通过本申请，可以在半导体结构内部实现信号线的互连。
-
公开(公告)号：CN117334693B
公开(公告)日：2024-05-07
申请号：CN202311319773.1
申请日：2023-10-12
Applicant: 北京大学
IPC: H01L27/02 , H01L21/8238 , H01L27/092
Abstract: 本申请提供一种半导体制备方法、半导体结构和芯片。该方法包括：在第一衬底上形成第一晶体管和第二晶体管，其中，第一晶体管和第二晶体管与第一衬底之间形成有BDI层；对第一衬底所在的晶圆进行倒片；去除第一衬底，以暴露出BDI层；去除BDI层中与第一晶体管对应的部分，以暴露出第一晶体管的第一外延结构，其中，第一外延结构构成第一晶体管的源极和/或漏极；在第一外延结构上形成第二外延结构，其中，第一外延结构和第二外延结构构成静电放电路径。通过本申请的方案，能够为具有BDI层的GAA晶体管提供ESD保护。
-
公开(公告)号：CN117878140A
公开(公告)日：2024-04-12
申请号：CN202410023980.0
申请日：2024-01-08
Applicant: 北京大学
IPC: H01L29/06 , H01L29/739 , H01L21/331 , H01L23/528 , H01L23/522 , H01L23/64 , H01L27/092 , H01L21/768 , H01L21/8238 , H01L27/06
Abstract: 本发明提供了一种存储器结构及其集成方法，属于半导体技术领域。所述存储器结构位于一个半导体衬底上，自下而上包括晶体管层、中间金属互连层、放大电容层和上层金属互连层，晶体管层包括并排放置的一个N型和一个P型低功耗双导器件，中间金属互连层包括接触孔、SN互连线通孔、金属互连线、接触孔间介质和金属互连线间介质，放大电容层包括下极板层、介质层和上极板层，上层金属互连层包括上极板通孔、金属互连线、接触孔间介质和金属互连线间介质。该存储器结构通过与硅基CMOS单片集成实现制备，具有无串扰、低功耗、且读写速度满足电路需求的优势，其集成方法成本较低、技术可迭代性强。
-
公开(公告)号：CN117525009A
公开(公告)日：2024-02-06
申请号：CN202311648227.2
申请日：2023-12-04
Applicant: 北京大学
IPC: H01L23/373 , H01L23/467 , H01L29/778 , H01L21/335
Abstract: 本发明公开了一种功率射频器件的近结嵌入式微气道结构及其制备方法，属于半导体器件技术领域。本发明采用高热导率材料制备器件的上表面均热结构和衬底层，实现了双面均热/散热，有效增加了器件的均热/散热能力，同时将微气道热沉直接引入器件的近结区域，显著增强了近结区域的散热能力，同时填充高导热系数气体，提高对流换热系数。因此本发明解决了器件上表面难以集成热沉的应用难题，实现嵌入式近结点均热/散热效果。
-
公开(公告)号：CN113871487B
公开(公告)日：2024-01-19
申请号：CN202111026328.7
申请日：2021-09-02
Applicant: 北京大学
IPC: H01L29/792 , H01L23/48 , H01L21/336
Abstract: 本发明公开了一种凹型电荷俘获层突触晶体管及其制备方法，属于面向神经网络硬件化应用的突触器件领域。本发明采用的凹型电荷俘获层结构便于通过首次编程将电荷隧穿到俘获层，而后通过若编程的方式改变电荷俘获位置的方式来降低操作电压；另一方面，通过在栅源或者栅漏之间的电压脉冲控制电荷在俘获层中的横向位置实现多值存储，从而提高神经网络的精度。
-
-
-
-
-
-
-
-
-
Search Results
1250
records
(took 0.037 seconds)
