一种核电站全范围模拟机控制算法加速计算方法

    公开(公告)号:CN107220408A

    公开(公告)日:2017-09-29

    申请号:CN201710288273.4

    申请日:2017-04-27

    IPC分类号: G06F17/50 G09B9/00

    摘要: 本发明提供一种核电站全范围模拟机控制算法加速计算方法,所述方法包括:一、所述系统接收模型网关发来的数据并发送给N个下位机算法模拟机,周期为100ms~2s,发送的数据包括算法输入数据和/或加速指令标志,N≥1;二、下位机算法模拟机接收到数据后,解析当前数据,提取算法输入数据和/或加速指令标志;三、根据提取的数据,下位机算法模拟机判断是否存在加速指令标志,如果存在加速指令标志,下位机算法模拟机将加速指令返回至模拟网关进行确认;四、根据算法输入数据,下位机算法模拟机执行第一次算法逻辑,若存在加速指令标注,则执行步骤五,否则执行步骤六;五、下位机算法模拟机执行第二次算法逻辑;六、各下位机算法模拟机将算法结果发送到所述系统;七、所述系统将算法结果打包处理,并放入模型网关的输出数据区;八、结束本次算法。

    基于FPGA的仪控系统参数整定方法和装置

    公开(公告)号:CN107219839A

    公开(公告)日:2017-09-29

    申请号:CN201710195483.9

    申请日:2017-03-29

    IPC分类号: G05B23/02

    摘要: 本发明属于核电站仪控系统的技术领域,尤其涉及一种能够减少对FPGA资源开销的基于FPGA的仪控系统参数整定方法和装置;所述FPGA与上位机相连,所述方法包括:所述FPGA读取与FPGA相连的存储器中参数;如果读取所述存储器中参数成功,则所述FPGA逐个整定在线运行参数;如果所述逐个整定在线运行参数整定成功,则所述上位机根据读取的所述逐个整定在线运行参数,重新整理所述存储器中对应的参数,并重新向所述存储器中写入参数;因此,重新整理所述存储器中对应的参数是通过与所述FPGA相连的上位机完成,能够降低FPGA在参数整定过程中硬件的资源开销。

    一种基于Altarica形式化语言的软件FMEA分析方法

    公开(公告)号:CN106776295A

    公开(公告)日:2017-05-31

    申请号:CN201611081851.9

    申请日:2016-11-30

    IPC分类号: G06F11/36

    摘要: 本发明公开了一种基于Altarica形式化语言的软件FMEA分析方法,包括以下步骤:步骤1:识别待分析软件数据流并画出数据流图;步骤2:针对待分析软件建立基本软件模型;步骤3:定义待分析软件失效,并使用步骤2中建立的基本软件模型的各个状态来描述待分析软件的失效;步骤4:搜索所有满足待分析软件的失效定义的状态传输路径,每条传输路径为一个失效模式;步骤5:分析各个满足待分析软件失效定义的状态传输路径,并填写FMEA表格。本发明软件功能单元模型化,使用形式化工具执行分析,减小工作量;软件功能单元模型化,达到模型复用。针对不同的软件功能单元,总结归纳验证属性,达到知识的积累和共享。

    验证核安全级仪控平台安全失效率的统计测试装置及方法

    公开(公告)号:CN106546278A

    公开(公告)日:2017-03-29

    申请号:CN201610864722.0

    申请日:2016-09-29

    IPC分类号: G01D21/00

    CPC分类号: G01D21/00

    摘要: 本发明公开了一种验证核安全级仪控平台安全失效率的统计测试装置,包括统计测试单元、驱动单元、信息采集单元和存储单元,所述信息采集单元通过驱动单元与统计测试单元相连,所述统计测试单元与所述存储单元交互数据。一种基于上述统计测试装置的统计测试方法,在平台研发阶段开展系统级安全失效率测试,提前发现实际运行中可能引起拒动、误动的缺陷,降低维护成本,避免安全风险,同时提供平台能否满足核电站安全级仪控系统安全失效率指标的实测证明,可以提高用户信心。采用信号值随机输入的方法测试拒动率,打破固定的输入组合方式,最大限度提高缺陷探测率。

    一种多功能看门狗电路
    39.
    发明授权

    公开(公告)号:CN102681907B

    公开(公告)日:2014-08-13

    申请号:CN201210025013.5

    申请日:2012-02-06

    IPC分类号: G06F11/07

    摘要: 本发明涉及一种多功能看门狗电路,包括微处理器模块、看门狗模块、复位模块A和复位模块B以及计数模块,其中微处理器模块的输出端分别与看门狗模块、计数模块的输入端连接,看门狗模块的输出端与复位模块A的输入端连接,复位模块A的输出端分别与微处理器模块和计数模块的输入端连接,计数模块的输出端通过复位模块B与微处理器模块连接,复位模块A的输出端连接有记录单位时间内复位总次数的总计数模块,总计数模块的输出端与复位模块B连接。本发明在一个看门狗电路上实现多种功能的检测,有效控制和减少了程序故障、MCU故障、周期故障及看门狗芯片本身故障所带来的不良后果,提高了看门狗电路的安全性。

    一种满足时标传递的开关量逻辑运算方法

    公开(公告)号:CN101727073B

    公开(公告)日:2011-07-20

    申请号:CN200810172530.9

    申请日:2008-10-27

    IPC分类号: G05B19/02

    摘要: 本发明公开了一种满足时标传递的开关量逻辑运算方法,其特征在于:所述的实现方法为:a、由实时数据库向计算任务发送变化的开关量数据;b、将输送进数据区中变化的开关量数据采用哈希表结构存储;c、在计算任务启动的同时读取解析源表达式,通过解析将文本格式逻辑方程转换为自定义格式存储的逻辑表达式;d、于计算任务中直接调用步骤b中存储的开关量数据和步骤c中按自定义格式存储的逻辑表达式,执行计算;e、将计算任务的结果写入实时数据库。本发明提高了计算效率,将250个逻辑方程包含700个左右的开关量在40ms内完成计算;解决了开关量采集周期为40ms的情况下,运算不丢数据,运算正确,计算效率高。