公开(公告)号：CN103959652B

公开(公告)日：2017-02-22

申请号：CN201280054848.1

申请日：2012-08-17

申请人： 吉林克斯公司

发明人： 克里斯多夫·E·尼利 ,  高登·J·布莱诺

IPC分类号： H03K19/177

CPC分类号： H03K19/17732 ,  H01L2924/1011 ,  H01L2924/14 ,  H03K19/1733 ,  H03K19/17728 ,  H04L45/74

摘要： 集成电路可以包括根据第一时钟频率可操作的可编程电路(270)，以及存储器块(205)。所述存储器块可以包括具有至少一个数据端口的存储元件(210)以及耦合到所述存储元件的数据端口上并且耦合到所述可编程电路上的存储器处理器(215)。所述存储器处理器可以根据比所述第一时钟频率更高的第二时钟频率可操作。此外，所述存储器处理器可以为硬连线的并且专用于执行所述存储器块的存储元件中的操作。

公开(公告)号：CN105814823A

公开(公告)日：2016-07-27

申请号：CN201480067100.4

申请日：2014-11-14

申请人： 哉英电子股份有限公司

发明人： 藤田悠介 ,  三浦贤 ,  久保俊一

IPC分类号： H04J3/04 ,  H03K17/16 ,  H03K17/693

CPC分类号： H03K17/162 ,  H03K17/693 ,  H03K19/00 ,  H03K19/1733 ,  H03K19/1737 ,  H04J3/047

摘要： 信号复用装置(1)按顺序输入成为有效电平的2个选择信号(CLK 、CLK )，并且输入2个输入信号(IN 、IN )，当2个选择信号中的第m选择信号(CLK )是有效电平时从输出端(14)输出与2个输入信号中的第m输入信号(IN )对应的信号(OUT)。信号复用装置(1)具有电阻部(20)和2个驱动部(301、302)。各驱动部(30m)包括驱动用开关(31m)、选择用开关(32m)以及电位稳定化用开关(33m)。在各驱动部(30m)中，当选择用开关(32m)和电位稳定化用开关(33m)中的一方是闭合状态时，另一方是开路状态。

公开(公告)号：CN103828239A

公开(公告)日：2014-05-28

申请号：CN201280039400.2

申请日：2012-08-07

申请人： 株式会社电装

发明人： 伊藤智康

IPC分类号： H03K19/177

CPC分类号： H03K19/17728 ,  H03K19/1733 ,  H03K19/17704 ,  H03K19/17712

摘要： 提供了能够改进所有因素的集成电路和能够改变指令功能的可重配置处理器，这些因素是面积、成本、逻辑改变功能、操作频率、灵活性、吞吐量和功耗。每个具有四输入和二输入的单位单元以砖块方式被布置，以构成可重配置阵列。基于选择信息，执行A/L选择和B/R选择。基于配置信息，关于作为A/L、B、B/R和A的输入的逻辑操作的输出以及非反向/反向输入被输出到相邻的单位单元。

公开(公告)号：CN103716038B

公开(公告)日：2016-05-25

申请号：CN201310727395.0

申请日：2013-12-25

申请人： 华中科技大学

发明人： 缪向水 ,  李袆 ,  钟应鹏 ,  许磊 ,  孙华军 ,  程晓敏

IPC分类号： H03K19/173 ,  G11C16/06

CPC分类号： H03K19/00346 ,  G11C13/0004 ,  G11C13/004 ,  H03K19/1733 ,  H03K19/17724 ,  H03K19/20

摘要： 本发明公开了一种基于相变存储器的非易失性逻辑门电路，包括第一相变存储器、第二相变存储器、第一可控开关元件和第一电阻；第一相变存储器的第一端作为与门电路的第一输入端，第二相变存储器的第一端作为与门电路的第二输入端；第一可控开关元件的第一端与第一相变存储器的第二端连接，第一可控开关元件的第二端接地；第一电阻的一端与第二相变存储器的第一端连接，第一电阻的另一端接地；第二相变存储器的第一端作为与门电路的输出端。本发明基于材料晶态-非晶态相变的非易失性阻态变化实现“与”、“或”、“非”三种基本布尔逻辑运算，并且能实现在一个逻辑门电路同时进行信息的存储和处理的效果。

公开(公告)号：CN102668377A

公开(公告)日：2012-09-12

申请号：CN201080057657.1

申请日：2010-11-24

申请人： 株式会社半导体能源研究所

发明人： 加藤清 ,  小山润

IPC分类号： H03K3/356 ,  H01L27/10 ,  H01L29/786 ,  H03K3/037

CPC分类号： H03K19/1733 ,  G11C14/0063 ,  G11C16/02 ,  H01L21/8258 ,  H01L21/84 ,  H01L27/0688 ,  H01L27/088 ,  H01L27/1156 ,  H01L27/1203 ,  H01L27/1225 ,  H01L29/7869 ,  H03K3/356008 ,  H03K3/35606

摘要： 本发明提供一种新的非易失性锁存电路以及使用非易失性锁存电路的半导体装置。锁存电路具有循环结构，其中第一元件的输出电连接至第二元件的输入，并且第二元件的输出通过第二晶体管电连接至所述第一元件的输入。使用氧化物半导体作为沟道形成区的半导体材料的晶体管用作开关元件，并且设置有电连接至晶体管的源电极或漏电极的电容器，由此锁存电路的数据能保存，并且因此能形成非易失性锁存电路。

公开(公告)号：CN102647180A

公开(公告)日：2012-08-22

申请号：CN201210023601.5

申请日：2012-02-03

申请人： 三星电子株式会社

发明人： 丁亨洙 ,  金镐正 ,  崔贤植

IPC分类号： H03K19/094

CPC分类号： G11C13/0007 ,  G11C11/5678 ,  G11C11/5685 ,  G11C13/0004 ,  G11C13/004 ,  G11C13/0069 ,  H03K19/1733

摘要： 逻辑电路包括至少一个可变电阻器件，该至少一个可变电阻器件被配置成，该至少一个可变电阻器件的电阻值根据至少一个选择的值而变化。该选择的值是从输入信号的电压和电流当中选择的，并且该至少一个可变电阻器件被配置成记忆该电阻值。逻辑电路被配置成通过设置记忆的电阻值来存储多电平数据。

公开(公告)号：CN86106824A

公开(公告)日：1987-06-03

申请号：CN86106824

申请日：1986-09-10

申请人： 皮尔金顿微电子技术有限公司

发明人： 肯尼斯·奥斯汀

IPC分类号： H01L27/00 ,  H01L21/70

CPC分类号： H03K19/17748 ,  G06F17/5027 ,  H03K5/026 ,  H03K17/687 ,  H03K19/1733 ,  H03K19/1736 ,  H03K19/17704 ,  H03K19/17736 ,  H03K19/1778

摘要： 每个可组合半导体集成电路的成品具有在分离位置上形成的多个逻辑电路。对于每个逻辑电路，可选择的直接导通/不导通的连接通路，以自其输出到另一个逻辑电路的第一组输入而其输入又来自另一个逻辑电路的第二组输出的方式扩展。所有逻辑电路的全部组各不相同。描述了多功能的可组态输入/输出装置，还描述了采用可逆晶体管装置的重新组态数据处理系统。

公开(公告)号：CN109313481A

公开(公告)日：2019-02-05

申请号：CN201680085966.7

申请日：2016-06-21

申请人： 英特尔公司

发明人： 洪·W·翁 ,  华·耀·邝 ,  梁小国 ,  陶剑诚 ,  孙艳兵

IPC分类号： G06F3/01

CPC分类号： G06F3/0414 ,  G06F1/1643 ,  G06F1/169 ,  H03K19/1733 ,  H04R1/04

摘要： 在一个示例中，用于电子设备的输入设备包括：第一面板，其包括压力传感器阵列；第二面板，其包括与压力传感器流体连通的孔洞阵列；以及控制器，其包括至少部分地包括硬件逻辑的逻辑，该逻辑：接收来自多个压力传感器的多个输出信号；根据多个输出信号确定第二面板上的输入的位置；以及生成位图上对应于第二面板上的输入的位置的数据点。可以描述其他示例。

公开(公告)号：CN104700890B

公开(公告)日：2017-10-17

申请号：CN201510101702.3

申请日：2010-11-24

申请人： 株式会社半导体能源研究所

发明人： 加藤清 ,  小山润

IPC分类号： G11C14/00 ,  H01L21/8258 ,  H01L21/84 ,  H01L27/06 ,  H01L27/088 ,  H01L29/786 ,  H01L27/12 ,  H03K3/356 ,  H03K19/173

CPC分类号： H03K19/1733 ,  G11C14/0063 ,  G11C16/02 ,  H01L21/8258 ,  H01L21/84 ,  H01L27/0688 ,  H01L27/088 ,  H01L27/1156 ,  H01L27/1203 ,  H01L27/1225 ,  H01L29/7869 ,  H03K3/356008 ,  H03K3/35606

摘要： 提供一种新的非易失性锁存电路以及使用非易失性锁存电路的半导体装置。锁存电路具有循环结构，其中第一元件的输出电连接至第二元件的输入，并且第二元件的输出通过第二晶体管电连接至所述第一元件的输入。使用氧化物半导体作为沟道形成区的半导体材料的晶体管用作开关元件，并且设置有电连接至晶体管的源电极或漏电极的电容器，由此锁存电路的数据能保存，并且因此能形成非易失性锁存电路。

公开(公告)号：CN102668377B

公开(公告)日：2015-04-08

申请号：CN201080057657.1

申请日：2010-11-24

申请人： 株式会社半导体能源研究所

发明人： 加藤清 ,  小山润

IPC分类号： H03K3/356 ,  H01L27/10 ,  H01L29/786 ,  H03K3/037

CPC分类号： H03K19/1733 ,  G11C14/0063 ,  G11C16/02 ,  H01L21/8258 ,  H01L21/84 ,  H01L27/0688 ,  H01L27/088 ,  H01L27/1156 ,  H01L27/1203 ,  H01L27/1225 ,  H01L29/7869 ,  H03K3/356008 ,  H03K3/35606

摘要： 提供一种新的非易失性锁存电路以及使用非易失性锁存电路的半导体装置。锁存电路具有循环结构，其中第一元件的输出电连接至第二元件的输入，并且第二元件的输出通过第二晶体管电连接至所述第一元件的输入。使用氧化物半导体作为沟道形成区的半导体材料的晶体管用作开关元件，并且设置有电连接至晶体管的源电极或漏电极的电容器，由此锁存电路的数据能保存，并且因此能形成非易失性锁存电路。