一种基于异构边缘场景的流水线推理方法和装置

    公开(公告)号:CN118520960A

    公开(公告)日:2024-08-20

    申请号:CN202410652486.0

    申请日:2024-05-24

    摘要: 本发明公开了一种基于异构边缘场景的流水线推理方法和装置。其中,该方法由主节点执行包括:根据给定任务和设备组的信息,通过任务‑设备协同分析器预测流水线的计算延迟和通信延迟,并将深度神经网络跨设备组的适应性抽象为无向连通图;基于无相连通图,通过多流水线并行规划器生成包含所有潜在最优单流水线方案的类型集,并利用遗传算法生成多流水线并行策略;根据多流水线并行策略将任务分配到不同流水线的设备中进行推理。通过引入任务‑设备协同分析器来精确估计流水线的运行时延迟,引入多流水线并行规划器来生成多流水并行策略,该方法能够支持提前进行高质量的离线并行规划,从而实现DNN任务流中的无缝任务切换和高效的流水线并行。

    面向可重构硬件加速器的异构计算集群资源管理与任务调度方法

    公开(公告)号:CN117785421A

    公开(公告)日:2024-03-29

    申请号:CN202311835918.3

    申请日:2023-12-28

    IPC分类号: G06F9/48 G06F9/50

    摘要: 本发明公开了一种面向可重构硬件加速器的异构计算集群资源管理与任务调度方法,包括:管理控制节点将时间划分成间隔相等的调度时隙;在调度时刻,管理控制节点收集前一个调度时隙内到达的请求处理任务和异构计算集群当前空闲计算资源;管理控制节点建立面向请求处理任务、服务功能和异构计算节点的三边匹配博弈框架;管理控制节点依据优化目标规定各方偏好准则;管理控制节点运行三边稳定匹配算法进行匹配;管理控制节点根据匹配结果将请求处理任务卸载至匹配服务功能所在异构计算节点上处理;等待下一个调度时刻到达,并重复上述步骤。所述方法能够有效降低任务处理时延总和,同时保持较高的任务完成率和任务满意度。

    面向异构计算集群的AI模型自动化移植方法和装置

    公开(公告)号:CN117391124A

    公开(公告)日:2024-01-12

    申请号:CN202311290347.X

    申请日:2023-10-08

    IPC分类号: G06N3/04 G06F18/241

    摘要: 本发明公开了一种面向异构计算集群的AI模型自动化移植方法和装置。其中,该方法包括:自动生成待移植模型的若干离线模型;通过预测各离线模型在目标硬件平台上的性能,筛选出离线模型的最佳执行参数;基于代码生成器和元编程技术自动生成代码,以得到所述目标离线模型部署在所述目标硬件平台上的可执行程序,实现目标离线模型在所述目标硬件平台上的自动化移植。本发明提供的技术方案,解决了异构计算集群中的不同计算平台间AI模型的自动化移植难题,典型的,该AI模型为智能信道传播模型,该方法可以降低模型移植的工作量,提升移植后的AI模型的推理效率,显著提升大规模AI模型计算的时效性。

    一种电磁态势数值的可视化方法、装置、设备及介质

    公开(公告)号:CN117390849A

    公开(公告)日:2024-01-12

    申请号:CN202311326104.7

    申请日:2023-10-12

    IPC分类号: G06F30/20 G06F111/10

    摘要: 本申请公开了一种电磁态势数值的可视化方法、装置、设备及介质,涉及无线通信技术领域,包括对电磁态势请求数据解析,得到解析后数据,根据解析后数据绘制态势信息网格;基于电磁态势请求数据对实体信息筛选,得到筛选后实体信息,利用筛选后实体信息对态势信息网格进行位置矩阵计算,得到位置矩阵;构建地物环境数据集,将地物环境数据集输入至智能路损预测模型,得到路径损耗数值,利用智能路损预测模型对路径损耗数值和位置矩阵进行叠加计算,得到信号功率总和;基于电磁态势请求数据和信号功率总和计算电磁态势数值,实现对电磁态势数值的可视化。本申请能提高路径损耗计算精度,提高电磁态势数值计算精度,增加电磁态势数值可视化的准确性。

    一种基于面积折叠的神经网络推理加速方法

    公开(公告)号:CN116737382B

    公开(公告)日:2024-01-02

    申请号:CN202310736462.9

    申请日:2023-06-20

    IPC分类号: G06F9/50 G06N3/04 G06N5/04

    摘要: 本发明公开了一种基于面积折叠的神经网络推理加速方法,涉及人工智能技术领域。所述方法包括如下步骤:算子生成:加载待加速的深度神经网络模型,分析该模型的组成结构,根据该模型组成结构生成模型顶层算子与各网络层算子;面积折叠:将FPGA中的存储资源与计算资源分别建模为矩阵面积的横轴与纵轴,并以此对顶层算子与各网络层算子的资源占用进行评估;方案获取:根据分配到的面积确定各网络层算子的折叠尺寸,确定各网络层算子的输入通道数与输出通道数。所述方法可以很好地降低在FPGA上加速神经网络的开发难度,并更好的适应多种不同的开发条件,显著降低开发过程的复杂程度。

    大规模全连通信道模拟装置、方法、设备和存储介质

    公开(公告)号:CN116667946A

    公开(公告)日:2023-08-29

    申请号:CN202310672738.1

    申请日:2023-06-07

    IPC分类号: H04B17/00 H04B17/391

    摘要: 本申请公开了一种大规模全连通信道模拟装置、方法、设备和存储介质。大规模全连通信道模拟装置包括基本信道模拟单元,包含N个射频输入端口、N个射频输出端口、1路采样数据输出端口、1路计算数据输出端口、1路计算数据输入端口A、1路计算数据输入端口B,用于完成对N个发射天线与N个接收天线之间的数模模数转换、上下变频和N×N个信道的模拟计算;扩展计算单元,包含1路采样数据输入端口、1路采样数据输出端口、1路计算数据输入端口、1路计算数据输出端口,用于完成对N×N个信道的模拟计算。本申请解决了现有技术在进行大规模多通道信道模拟时射频通道资源浪费和难以灵活扩展的问题。

    预防点胶污染的芯片结构及其制备方法

    公开(公告)号:CN116564905A

    公开(公告)日:2023-08-08

    申请号:CN202310624518.1

    申请日:2023-05-30

    IPC分类号: H01L23/31 H01L25/16 H01L21/56

    摘要: 本发明公开了一种预防点胶污染的芯片结构及其制备方法,所述方法包括如下步骤:预先准备已经设置有内部互连线、芯片连接焊盘和引出焊球的基板;将电阻、电容焊接至已经准备好的基板的相应位置上;将具有电阻缺口、电容缺口和待封装芯片缺口的绝缘层覆盖在基板的表面,使得所述电阻位于电阻缺口内,电容位于电容缺口内;采用后置芯片埋入的方式,通过引线键合将芯片引脚焊接到用于连接芯片的接口焊盘上,其中用于连接芯片的接口焊盘位于所述待封装芯片缺口内;采用点胶机对焊接的芯片引脚进行点胶。所述方法可以有效的避免芯片在点胶过程中对周围电阻电容的污染,有效的提升芯片封装的良品率。