-
公开(公告)号:CN114429987A
公开(公告)日:2022-05-03
申请号:CN202210339389.7
申请日:2022-04-01
申请人: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司
IPC分类号: H01L29/423 , H01L29/40 , H01L29/78 , H01L21/336 , H01L21/28
摘要: 本发明提供一种横向双扩散场效应晶体管、制作方法、芯片及电路。晶体管包括:SOI衬底,SOI衬底由下至上依次包括硅衬底、氧化层和上层硅;上层硅为具有两个坡面的凸台状梯形体结构;上层硅被划分为体区和漂移区,体区具有第一导电类型,漂移区具有第二导电类型;源极,形成于体区的上表面及体区的两个坡面的外沿;漏极,形成于漂移区的上表面及漂移区的两个坡面的外沿;二氧化硅层,形成于体区的上表面、漂移区的上表面以及漂移区的两个坡面上;栅极,形成于体区的两个坡面上;多晶硅场板,形成于漂移区的两个坡面上的二氧化硅层的表面。通过本发明提供的方法,能够提高栅极对沟道的控制能力,提高击穿电压。
-
公开(公告)号:CN114221138B
公开(公告)日:2022-04-29
申请号:CN202210165206.4
申请日:2022-02-23
申请人: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 北京航空航天大学
IPC分类号: H01Q15/00
摘要: 本发明实施例提供一种人工电磁超表面,用于生成贝塞尔涡旋波束,属于微波段电磁波调控技术领域。所述人工电磁超表面由多个均匀布置的柱状介质基础单元构成;其中,各介质基础单元的尺寸信息由预设工作场景信息决定;各介质基础单元的工作面为凹面结构,且所述凹面存在一个十字形空气柱,所述凹面和所述十字形空气柱共同构成电磁抗反射结构;所述十字形空气柱的尺寸根据对应的介质基础单元的尺寸信息自适应调整确定。本发明方案利用了人工电磁表面的相位突变特性,使通过本发明设计的全介质透射型人工电磁超表面的球面电磁波可以转化为携带轨道角动量的贝塞尔电磁波,具有极化适应性强、透射效率高、设计简单、成本低廉、易于加工等优点。
-
公开(公告)号:CN114200244B
公开(公告)日:2022-04-29
申请号:CN202210146277.X
申请日:2022-02-17
申请人: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 国家电网有限公司 , 国网江苏省电力有限公司常州供电分公司
摘要: 本发明实施例提供一种用于电力二次设备的环境应力试验系统,属于电力技术领域。所述用于电力二次设备的环境应力试验系统包括环境试验室,以及在所述环境试验室内设置的环境模拟系统、电气控制设备、故障模拟系统,所述环境模拟系统用于生成所述电力二次设备所处环境的综合环境参数,所述电气控制设备用于控制所述环境模拟系统生成所述综合环境参数,并对所述电力二次设备进行综合环境应力试验,所述故障模拟系统,配合所述环境模拟系统,用于模拟所述电力二次设备试验的电网各类故障和异常运行工况。通过环境模拟系统形成多种不同环境影响因素的共同作用,模拟户外电网真实运行环境。
-
公开(公告)号:CN114400184A
公开(公告)日:2022-04-26
申请号:CN202210296082.3
申请日:2022-03-24
申请人: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司
IPC分类号: H01L21/336 , H01L29/06 , H01L29/78
摘要: 本发明涉及半导体领域,提供一种LDMOSFET晶体管的制作方法及LDMOSFET晶体管。所述方法包括:在硅衬底上形成第二掺杂类型的埋层,在第二掺杂类型的埋层上进行第一次外延掺杂形成第二掺杂类型的第一外延层;在第一外延层上进行第二次外延掺杂形成第一掺杂类型的第二外延层;对第一掺杂类型的第二外延层进行刻蚀去除第一部分的第二外延层,余留的第二部分的第二外延层构成第一掺杂类型的体区;在去除第一部分的第二外延层的区域进行第三次外延掺杂形成第二掺杂类型的漂移区;在漂移区内形成浅槽隔离区;形成源漏区和栅极结构。本发明采用三次外延掺杂工艺形成高压PN结,降低工艺难度和制作成本,提高器件的可靠性。
-
公开(公告)号:CN114397999A
公开(公告)日:2022-04-26
申请号:CN202111415577.5
申请日:2021-11-25
申请人: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国网江苏省电力有限公司 , 国家电网有限公司
摘要: 本发明实施例提供一种基于非易失内存接口‑远程处理消息传递NVMe‑over‑RPMsg的通信方法、装置及设备,属于计算机技术领域。用于在异构多核系统级芯片上虚拟化远程存储系统,NVMe‑over‑RPMsg包括:来宾操作系统和远程操作系统,所述通信方法包括:使所述来宾操作系统识别所述远程操作系统为NVMe‑over‑RPMsg的目的端;在所述来宾操作系统上通过定制的非易失内存接口驱动器,将所述NVMe‑over‑RPMsg目的端封装成NVMe SSD,其中所述来宾操作系统包括NVMe‑over‑RPMsg的前端;将从所述来宾操作系统发送的非易失内存接口命令发送到所述NVMe‑over‑RPMsg的目的端的仿真NVMe SSD控制器;使所述NVMe‑over‑RPMSG的前端和所述NVMe‑over‑RPMSG的目的端通过RPMsg通道相互通信。该通信方法消除高开销的系统调用并减少长I/O堆栈,同时提高随机读/写吞吐量。
-
公开(公告)号:CN114373800A
公开(公告)日:2022-04-19
申请号:CN202210276656.0
申请日:2022-03-21
申请人: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司
IPC分类号: H01L29/06 , H01L29/40 , H01L29/78 , H01L21/336
摘要: 本发明提供一种横向双扩散场效应晶体管、制作方法、芯片及电路。晶体管包括:衬底,衬底由上至下依次包括第一衬底层、第一氧化层、重掺杂层、第二氧化层和第二衬底层,第一衬底层和第一氧化层凸出于重掺杂层的表面,第一衬底层和第二衬底层具有第一导电类型,重掺杂层具有第二导电类型;第一衬底层内形成有阱区、体区、漂移区、源极、漏极和栅极;氧化隔离层,形成于第一衬底层和第一氧化层的两侧,且氧化隔离层的底部与重掺杂层接触;氧化隔离层外侧形成有重掺杂多晶硅区,重掺杂多晶硅区的底部与重掺杂层接触,重掺杂多晶硅区具有第二导电类型;重掺杂多晶硅区内形成有接电极。通过本发明提供的晶体管能够降低表面电场,提高击穿电压。
-
公开(公告)号:CN114356014A
公开(公告)日:2022-04-15
申请号:CN202111386539.1
申请日:2021-11-22
申请人: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国网浙江省电力有限公司 , 国家电网有限公司
IPC分类号: G05F1/567
摘要: 本发明公开了一种低压基准电压产生电路及芯片,其中电路包括基准电流源模块、缓冲器模块和高阶温度补偿模块,其中,基准电流源模块用于分别向缓冲器模块和高阶温度补偿模块提供零温度电流,并向缓冲器模块提供负温度特性电压;缓冲器模块用于根据零温度电流生成具有正温度特性的失调电压,并将失调电压与负温度特性电压进行叠加,以输出第一带隙基准电压;高阶温度补偿模块用于根据零温度电流对第一带隙基准电压进行高阶温度补偿,以使缓冲器模块输出低温漂带隙基准电压。由此,不仅可以实现低温漂带隙基准电压的输出,还可以使低工作电压处于宽工作电压范围,同时还可以降低电路设计复杂度以及功耗消耗。
-
公开(公告)号:CN114335155A
公开(公告)日:2022-04-12
申请号:CN202210250839.5
申请日:2022-03-15
申请人: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司
IPC分类号: H01L29/06 , H01L29/78 , H01L21/336
摘要: 本发明涉及半导体领域,提供一种LDMOS器件场板隔离介质层的制作方法及LDMOS器件。所述LDMOS器件场板隔离介质层的制作方法包括:在硅衬底上依次生长硅氧化物层和氮化物层;对氮化物层和硅氧化物层进行刻蚀处理形成刻蚀窗口;沿刻蚀窗口对硅衬底进行热氧化处理,以在硅衬底上生长硅氧化物牺牲层;去除硅氧化物牺牲层以在硅衬底上形成沉积槽;在沉积槽内沉积介质材料,以在硅衬底上形成介质层;对所述介质层进行平坦化处理。本发明通过热氧化形成的牺牲层,刻蚀牺牲层形成沉积槽,相对于现有STI工艺,对硅衬底没有损伤,因此不需要进行高温退火处理,且形成的场板隔离介质层的界面平整,平坦性好。
-
公开(公告)号:CN114335153A
公开(公告)日:2022-04-12
申请号:CN202210218730.3
申请日:2022-03-08
申请人: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司
IPC分类号: H01L29/06 , H01L29/423 , H01L29/78 , H01L21/336 , H01L21/28
摘要: 本发明提供一种LDMOSFET器件、制备方法以及芯片,属于芯片技术领域。该LDMOSFET器件,包括:栅极,形成在半导体衬底上方;源极区,形成在栅极的一侧处;漏极区,形成在栅极的另一侧处;以及隔离区,形成在栅极之下,位于源极区与漏极区之间,栅极包括多段相连的栅极结构,隔离区包括多段微隔离区;微隔离区与栅极结构一一对应;两段微隔离区之间形成有第一导电类型的间隔区。通过改进栅极和隔离区的结构,并在两段微隔离区之间形成第一导电类型的间隔区,微隔离区与改进后的栅极能够承受更大的电压,能降低导通电阻;第一导电类型的间隔区与漂移区之间形成PN结,能够提高击穿电压,同时降低了导通电阻。
-
公开(公告)号:CN114325303A
公开(公告)日:2022-04-12
申请号:CN202111405410.0
申请日:2021-11-24
申请人: 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司 , 国网福建省电力有限公司电力科学研究院
IPC分类号: G01R31/28
摘要: 本发明提供一种砷化镓芯片开封方法,属于芯片技术领域。该方法包括如下步骤:S1:打磨砷化镓芯片的目标开封区域至粗糙;S2:将混酸液滴在打磨粗糙的目标开封区域,加热砷化镓芯片使其处于目标温度,自所述目标开封区域发生反应产生棕红色水泡起计时,至反应第一预设时间止,清洗砷化镓芯片;S3:重复执行S2,直至肉眼可见砷化镓芯片表面;S4:将反应时间调整为第二预设时间,重复执行S2,直至所述目标开封区域不再发生反应,清洗砷化镓芯片后完成开封,得到暴露出砷化镓芯片表面电路的芯片。对目标开封区域进行打磨能够去除表面的氧化层及脏污,能够限制反应区域,实现局部开封,利用封装体保护砷化镓衬底,阻止酸液与砷化镓反应。
-
-
-
-
-
-
-
-
-