一种适用于FDSOI器件总剂量效应的加固电路

    公开(公告)号:CN118366969A

    公开(公告)日:2024-07-19

    申请号:CN202410385979.2

    申请日:2024-04-01

    IPC分类号: H01L23/544 H01L27/12

    摘要: 本发明提供适用于FDSOI器件总剂量效应的加固电路,涉及半导体技术领域。此电路包括:阈值电压测量电路、比较器电路和反压电荷泵电路,阈值电压测量电路分别与比较器电路和反压电荷泵电路连接,比较器电路与反压电荷泵电路连接。这样,通过阈值电压测量电路实时监测器件的阈值电压,通过比较器电路将阈值电压与参考电压比较以输出比较电压,在比较电压为高电平时,高电平比较电压控制反压电荷泵电路产生负背栅偏置电压,从而对器件的阈值电压进行调节,来改善总剂量效应对器件产生的影响。该电路可直接在器件所应用到的集成电路上对电路进行改善,不需要将集成电路推翻重做,使得对FDSOI器件总剂量效应的加固所需的时间短以及成本低。

    适用于多种可靠性效应耦合研究的SOIFinFET器件的建模方法

    公开(公告)号:CN117216944A

    公开(公告)日:2023-12-12

    申请号:CN202311023755.9

    申请日:2023-08-14

    摘要: 本发明提供了一种适用于多种可靠性效应耦合研究的SOI FinFET器件的建模方法,利用Sentaurus TCAD软件以及结构参数建模得到FinFET器件的三维结构模型;对三维结构模型进行总剂量效应的仿真和热载流子效应仿真,得到仿真耦合效应后的第二电学特性参数;利用第二电学特性参数更改三维结构模型,使得更改后的三维结构模型的电学特性参数与第二电学特征参数一致,从而模拟SOI FinFET器件在总剂量耦合热载流子效应条件下的真实工作状态。本发明能有效降低器件仿真误差、提供建模的准确性,对器件仿真更多可靠性效应耦合分析提供模型基础;此外本发明具备更好的收敛性,适应于各类结构复杂的半导体器件。

    一种基于RCMOS的防误触电源轨钳位电路

    公开(公告)号:CN116706859A

    公开(公告)日:2023-09-05

    申请号:CN202310511579.7

    申请日:2023-05-08

    摘要: 本发明提供了一种基于RCMOS的防误触电源轨钳位电路,静电信号瞬时检测单元用于检测电源的静电信号,并为所述静电放电时间控制单元提供启动电压;静电放电时间控制单元在启动电压下启动产生低电平,并经反相作用转变为高电平;所述静电泄放单元为一钳位N型晶体管,钳位N型晶体管受到静电放电时间控制单元的高电平开启,用于泄放静电释放ESD电流,并实现电源电压的钳位。本发明将检测单元和控制单元分开,可以通过减小检测单元的电容和电阻,提高电路防误触发能力;同时利用MOS管电容实现电压偏置,利用长沟道PMOS管饱和区实现等效大电阻,避免使用大电阻和大电容,极大程度上缩减了版图面积。

    一种应用于抗辐射锁相环的环形振荡器

    公开(公告)号:CN116346090A

    公开(公告)日:2023-06-27

    申请号:CN202310193699.7

    申请日:2023-03-02

    IPC分类号: H03K3/03 H03K3/011 H03L7/099

    摘要: 本发明公开了一种应用于抗辐射锁相环的压控振荡器,包括三级延迟单元和波形整形电路。当延迟单元的敏感节点受到高能粒子轰击时,在节点处会产生单粒子瞬态电流,使VCO的相位和频率发生变化。三级延迟单元利用反向交叉电路形成的正反馈环路,并基于单粒子效应瞬态电流特性,加速延迟电路对SET效应的恢复过程,从而具备一定的抗SET能力。此外本发明没有引入对SET敏感的偏置结点,虽然尾电流源漏端结点依然存在,但在结点处产生的SET效应会被延迟单元消耗掉,因此电路对SET不敏感。本发明有效了缓解锁相环中压控振荡器所受的辐照影响,且抗单粒子轰击能力较强,对锁相环的正常工作状态影响小。

    基于深度学习的FINFET器件直流特性预测方法

    公开(公告)号:CN116090390A

    公开(公告)日:2023-05-09

    申请号:CN202211737893.9

    申请日:2022-12-31

    摘要: 一种基于深度学习的FINFET器件直流特性预测方法,通过ADS软件调用BSIM‑CMG模块,构建FINFET器件电学特性测试原理图,使用ADS软件内置的批量仿真模块提取不同尺寸FINFET器件的电学特性,将影响器件特性的尺寸以及器件的栅压VGS作为输入特征,器件的电学特性作为输出结果,完成数据集的构建;将构建的数据集按比例划分训练集、测试集和预测集;构建基于深度学习神经网络的器件电学特性预测模型;利用数据集训练器件电学特性预测模型,利用训练完成得到的器件电学特性预测模型对器件电学特性进行预测。本发明可解决仿真电路模拟器软件学习成本高和耗时久,效率低等问题;并通过深度学习方式大幅降低操作门槛。

    一种基于残差神经网络的CMOS反相器单粒子效应预测方法

    公开(公告)号:CN115841077A

    公开(公告)日:2023-03-24

    申请号:CN202211552471.4

    申请日:2022-12-05

    摘要: 一种基于残差神经网络的CMOS反相器单粒子效应预测方法,设计CMOS反相器的K组单粒子效应参数数据,使用TCAD软件对每组数据进行仿真,得到CMOS反相器的K条单粒子效应曲线,所述单粒子效应曲线的横坐标为时间,纵坐标为电流或电压,即,为瞬态电流曲线或瞬态电压曲线;仿真过程中以L个时间点将时间划分为L-1个区间,每个时间点在单粒子效应曲线上对应一个数据点,从所述单粒子效应曲线提取单粒子效应参数,数据点的数据和单粒子效应的特征参数,作为样本集;利用该样本集训练残差神经网络预测模型,模型输出为预测的单粒子效应曲线或单粒子效应的特征参数。本发明提高了CMOS反相器单粒子效应研究的效率。

    一种抗辐照FDSOI场效应管及其制备方法

    公开(公告)号:CN114864692A

    公开(公告)日:2022-08-05

    申请号:CN202210169851.3

    申请日:2022-02-23

    摘要: 本发明涉及一种抗辐照FDSOI场效应管及其制备方法,衬底、埋氧层、顶层硅、栅氧化层、高K介质层、栅极,该栅极的两侧分别为左右侧墙,该顶层硅内的左右侧墙的下方为两个轻掺杂源漏区,靠近左侧墙的埋氧层上方为加固源区,靠近右侧墙的埋氧层上方为漏区,衬底和埋氧层之间设有背平面阱,背平面阱中自左向右依次插有第一浅槽隔离区、第二浅槽隔离区和第三浅槽隔离区,该第二浅槽隔离区和第三浅槽隔离区位于埋氧层的两侧,该第一浅槽隔离区与第二浅槽隔离区之间设有背栅;加固源区和漏区采用源区抬起和漏区抬起的方式。加固源区在不增加器件的面积的情况下可有效抑制FDSOI器件的总剂量效应。本发明由于在常规SOI场效应管的基础上引出了背栅,增加了源漏抬高区域,降低源漏串联电阻,提高器件的性能。

    一种基于Android的辅助乐器调音的方法

    公开(公告)号:CN114724532A

    公开(公告)日:2022-07-08

    申请号:CN202210150747.X

    申请日:2022-02-18

    IPC分类号: G10H1/00 G10H3/12

    摘要: 本发明属于乐器调音技术领域,具体涉及一种基于Android的辅助乐器调音的方法。包括:首先,获取标准音频数据和比较音频数据;其次,分别从标准音频数据和比较音频数据中截取有效音频数据,得有效标准音频数据和有效比较音频数据;再次,依次对有效标准音频数据和有效比较音频数据进行滤波和归一化处理,得到处理后的有效标准音频数据和处理后的有效比较音频数据;最后,计算处理后的有效标准音频数据和处理后的有效比较音频数据之间的余弦距离,根据两者之间的余弦距离辅助乐器调音。本发明易于操作、对硬件设施没有太高要求,且识别准确率更高,为乐器调音提供更准确的参照。

    负电容L型栅隧穿场效应晶体管及其制备方法

    公开(公告)号:CN113675266A

    公开(公告)日:2021-11-19

    申请号:CN202110845266.6

    申请日:2021-07-26

    摘要: 本发明属于微电子器件技术领域,公开了一种负电容L型栅隧穿场效应晶体管及其制备方法。包括:埋氧层、P‑衬底、N+型夹层、P+型源区、栅氧化层介质、铁电介质层、栅区和漏区,P+型源区和N+型夹层自上而下位于P‑衬底的左上方,栅氧化层介质位于N+型夹层的右侧,栅区位于栅氧化层的上面,漏区位于P‑衬底的右方,埋氧层位于P‑沉底的下方,在P+源区的左侧形成金属//Hf0.5Zr0.5O/HfO2/Si的堆叠结构,来增加栅控能力,从而增加沟道表面势,提高隧穿场效应晶体管TFET的开态电流;在栅区的左侧生成一个N+夹层和P+源区,增加隧穿面积,以期望形成线隧穿。