通过原子层沉积形成半导体材料的系统和方法

    公开(公告)号:CN102446715B

    公开(公告)日:2015-10-14

    申请号:CN201110271991.3

    申请日:2011-09-14

    摘要: 本发明涉及通过原子层沉积形成半导体材料的系统和方法。在衬底上沉积III-V族半导体材料的方法包括:通过改变衬底相对于多个气体柱的空间位置依次将III族元素的气态前体和V族元素的气态前体引至该衬底。例如,可以使衬底相对于各自处理不同前体的多个基本对齐的气体柱移动。用于产生这些前体的热化气体注入器可以包含入口、热化管道、被构造为在其中容纳液体试剂的液体容器和出口。用于在衬底表面上形成一种或多种III-V族半导体材料的沉积系统可以包含被构造为将前体经所述多个气体柱引导至衬底的一个或多个这样的热化气体注入器。

    制造孔层的方法
    44.
    发明授权

    公开(公告)号:CN102308382B

    公开(公告)日:2014-12-10

    申请号:CN201080006485.5

    申请日:2010-02-01

    IPC分类号: H01L21/762

    CPC分类号: H01L21/76243

    摘要: 一种在包含至少一个由可被氧化或氮化的材料形成的衬底(101)的结构体(100)中制造孔层的方法,所述方法包括以下步骤:向所述衬底(101)中注入离子(10),以在预定平均深度处形成注入离子集中区(102);热处理经注入的所述衬底,以在所述注入离子集中区(102)形成孔层(103);和通过热化学处理从所述衬底的一个表面起在所述衬底中形成绝缘层(105),形成的所述绝缘层至少部分延伸至所述孔层(103)中。

    应变材料层的晶格参数的调节

    公开(公告)号:CN102349148B

    公开(公告)日:2014-07-09

    申请号:CN201080011062.2

    申请日:2010-02-15

    IPC分类号: H01L21/762

    CPC分类号: H01L21/76251

    摘要: 本发明涉及一种调节应变材料籽晶层(3)的晶格参数的方法,该方法包括以下步骤:a)提供结构(10),该结构(10)具有:应变材料籽晶层(3),该籽晶层(3)具有晶格参数A1、标称晶格参数An以及热膨胀系数CTE3;低粘性层(2);以及中间基板(1),该中间基板具有热膨胀系数CTE1;b)施加热处理,以使应变材料籽晶层(3)松弛;以及c)将籽晶层(3)转移到支承基板(5)上,该支承基板具有热膨胀系数CTE5,中间基板(1)和支承基板(5)被选择为使得:A1<An并且CTE1≤CTE3并且CTE5>CTE1或者A1>An并且CTE1≥CTE3并且CTE5<CTE1。

    测量载流子的寿命的方法和设备

    公开(公告)号:CN101802629B

    公开(公告)日:2014-01-22

    申请号:CN200880106589.6

    申请日:2008-09-08

    IPC分类号: G01R31/265 H01L21/66

    CPC分类号: G01R31/2656 G01R31/2648

    摘要: 一种测量载流子寿命的设备包括测量探针,所述测量探针包括用于将紫外辐射引导至测量位置的装置。所述测量探针还包括至少一个电极,所述至少一个电极被设置为与所述测量位置成预定空间关系。所述设备还包括:微波源,所述微波源被设置为将微波辐射引导至所述测量位置;微波检测器,所述微波检测器被设置为测量响应于所述紫外辐射在所述测量位置反射的微波辐射的强度的改变;以及半导体结构支架,所述半导体结构支架被设置为容纳半导体结构,并且提供到所述半导体结构的一部分的电接触。另外,提供了用于相对于所述测量探针来移动所述半导体结构支架以将所述半导体结构的至少一部分定位在所述测量位置的装置。所述设备还包括电源,所述电源被设置为在所述半导体结构支架与所述电极之间施加偏置电压。

    用于比较SeOI上的内容寻址存储器中数据的装置

    公开(公告)号:CN102142278B

    公开(公告)日:2013-07-03

    申请号:CN201010625007.4

    申请日:2010-12-10

    IPC分类号: G11C15/04

    CPC分类号: G11C15/046 H04L45/7453

    摘要: 本发明涉及一种用于比较SeOI上的内容寻址存储器中的数据的装置,其包括:存储器单元,其由存储数据比特的第一晶体管和存储数据比特的补码的第二晶体管组成,晶体管被制造在绝缘体上半导体衬底上且每个晶体管都具有可被控制以截止该晶体管的前控制栅极和后控制栅极;比较电路,其被配置为:通过向每个晶体管的前控制栅极施加标定读电压,同时控制每个晶体管的后控制栅极,使得一个晶体管具有提出的比特,另一个晶体管具有提出比特的补码,以在所提出的比特和存储的比特一致的情况下截止所述晶体管中的导通晶体管,从而在读模式下操作第一和第二晶体管;和检测在连接到每个晶体管的源极的源极线上是否存在电流以指示提出的比特和存储的比特是否相同。