-
公开(公告)号：CN104157741A
公开(公告)日：2014-11-19
申请号：CN201410459322.2
申请日：2014-09-10
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L31/18
CPC classification number: Y02P70/521 , H01L31/1804 , H01L31/02161 , H01L31/109
Abstract: 本发明提供一种光电探测器的制备方法，包括步骤：1）提供一硅衬底，于所述硅衬底表面形成Ge底层；2）在所述Ge底层上生长SiGe/Ge周期结构，最上一层用Ge覆盖；3）于所述SiGe/Ge周期结构及Ge底层中刻蚀出直至所述硅衬底的至少两个间隔排列的凹槽；4）采用选择性腐蚀工艺去除凹槽之间的SiGe/Ge周期结构中的SiGe，形成具有间隔的多层Ge结构；5）采用溶液法在所述多层Ge结构的表面附着金属颗粒；6）于所述SiGe/Ge周期结构表面制作电极。本发明利用金属粒子产生局域表面等离子体共振，制备出了高效率的硅基光电探测器，并且，通过多个表面的引入，进一步提高光电探测的效率。本发明步骤简单，适用于工业生产。
-
公开(公告)号：CN103972148A
公开(公告)日：2014-08-06
申请号：CN201410222756.0
申请日：2014-05-23
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762
CPC classification number: Y02P80/30 , H01L21/76254
Abstract: 本发明提供一种超薄绝缘体上材料的制备方法，包括步骤：1)在所述第一衬底表面外延第一掺杂单晶层、缓冲层、第二掺杂单晶层以及待转移层；2)低剂量离子注入至所述第一掺杂单晶层与第一衬底的界面以下预设深度；3)键合所述第二衬底的绝缘层与待转移层；4)退火剥离所述缓冲层与第一衬底；5)低剂量离子注入至所述第二掺杂单晶层与缓冲层的界面以上预设深度；6)键合所述第三衬底的绝缘层与缓冲层；7)退火剥离所述缓冲层与待转移层，获得两种绝缘体上材料。本发明采用两次注入剥离技术在制备超薄绝缘体上待转移层材料的同时，通过第二次剥离，还制备了另外一种绝缘体上材料，即，缓冲材料，这使得整个制备过程中几乎没有材料损耗。
-
公开(公告)号：CN103943547A
公开(公告)日：2014-07-23
申请号：CN201310024414.3
申请日：2013-01-23
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762
CPC classification number: H01L21/76254 , H01L21/76256
Abstract: 本发明提供一种基于增强吸附来制备绝缘体上材料的方法。根据本发明的方法，先在第一衬底上依次外延生长一掺杂的超晶格结构的单晶薄膜、中间层、缓冲层以及顶层薄膜；随后，对形成了顶层薄膜的结构进行低剂量离子注入，使离子注入到所述掺杂的超晶格结构的单晶薄膜上表面之上或下表面之下；接着再将具有绝缘层的第二衬底与已进行离子注入的结构键合，并进行退火处理，使掺杂的超晶格结构的单晶薄膜处产生微裂纹来实现原子级的剥离。本发明采用增强吸附来实现键合片的有效剥离。剥离后的表面平整，粗糙度低，并且顶层薄膜晶体质量高。
-
公开(公告)号：CN103646909A
公开(公告)日：2014-03-19
申请号：CN201310724017.7
申请日：2013-12-24
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762
CPC classification number: H01L21/7624 , H01L21/02664
Abstract: 本发明提供一种GOI结构的制备方法，至少包括以下步骤：S1：提供一SOI衬底，在所述顶层硅表面形成一SiO2保护层；S2：从所述SiO2保护层正面进行离子注入，注入深度到达所述顶层硅中；S3：去除所述SiO2保护层，在所述顶层硅表面外延生长一SiGe层；S4：在所述SiGe层表面形成一Si帽层；S5：将步骤S4获得的结构进行锗浓缩，形成依次包含有背衬底、埋氧层、Ge层、SiO2层的叠层结构；S6：腐蚀掉所述叠层结构表面的SiO2层以得到GOI结构。本发明利用预先对SOI衬底进行离子注入，然后外延SiGe层并进行锗浓缩，在锗浓缩的退火过程中，顶层硅中注入的离子减弱了Si与SiGe之间的晶格失配，使应力抵消释放，从而降低最后GOI材料的穿透位错密度，获得高质量的GOI结构。
-
公开(公告)号：CN103632930A
公开(公告)日：2014-03-12
申请号：CN201210310702.0
申请日：2012-08-28
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/20 , H01L21/324
CPC classification number: H01L21/76254 , H01L21/2007 , H01L21/30604 , H01L21/30625
Abstract: 本发明提供一种利用超薄层吸附制备绝缘体上超薄改性材料的方法，该方法首先在第一衬底上依次外延生长第一单晶薄膜、第一缓冲层、第二单晶薄膜、第二缓冲层以及顶层薄膜，再通过两次离子注入以及键合工艺，最终得到绝缘体上超薄改性材料。所制备的超薄改性材料的厚度范围为5~50nm。本发明通过在不同层的两次离子注入将材料改性和剥离两个过程分开进行，且剥离发生在超薄层，裂纹较小，剥离过程中对顶层薄膜的质量影响较小，可以制备出高质量的绝缘体上超薄改性材料。
-
Patent Agency Ranking
公开(公告)号：CN102347267B
公开(公告)日：2013-06-19
申请号：CN201110324597.1
申请日：2011-10-24
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762 , H01L29/10
Abstract: 本发明提供一种利用超晶格结构材料制备的高质量SGOI及其制备方法，首先在一衬底上按周期交替生长Ge层（Si层）与Si1-xGex层形成超晶格结构，然后再低温生长Si1-mGem材料，控制此外延层的厚度，使其小于临界厚度。紧接着对样品进行退火或离子注入加退火处理，使顶层的Si1-mGem材料弛豫。最后采用智能剥离的方法将顶层的Si1-mGem及超晶格结构转移到SiO2/Si结构的支撑材料上，形成多层材料。使用研磨或CMP的方法制备高质量的SGOI。由此，利用超晶格结构材料，我们制备出高质量、低成本、低缺陷、厚度可控的SGOI。
-
公开(公告)号：CN103021815A
公开(公告)日：2013-04-03
申请号：CN201210575658.6
申请日：2012-12-26
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种混合共平面衬底结构及其制备方法，所述混合共平面衬底结构包括硅衬底及形成与所述硅衬底上的若干第一区域和若干第二区域，所述第一区域与第二区域间隔排列，并通过隔离墙隔离，所述隔离墙底部到达所述硅衬底表面或所述硅衬底内；所述第一区域包括锗硅缓冲层及位于其上的应变硅层或弛豫的锗层；所述第二区域的材料为锗或III-V族化合物。本发明利用SiGe缓冲层技术、刻蚀工艺以及图形衬底外延等技术制备低缺陷密度、高晶体质量的锗、III-V族材料或者应变硅混合共平面的衬底结构，能同时提升不同类型MOS（PMOS或NMOS）器件的性能，在光电集成领域也有广泛的应用前景。
-
公开(公告)号：CN104752309B
公开(公告)日：2018-07-31
申请号：CN201310732418.7
申请日：2013-12-26
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762
Abstract: 本发明提供种剥离位置精确可控的绝缘体上材料的制备方法,包括以下步骤:S1:提供Si衬底,在其表面外延生长掺杂单晶层;所述掺杂单晶层厚度大于15 nm;S2:在所述掺杂单晶层表面外延生长单晶薄膜;S3:在所述单晶薄膜表面形成SiO层;S4:进行离子注入,使离子峰值分布在所述SiO层以下预设范围内;S5:提供表面具有绝缘层的基板与所述单晶薄膜表面的SiO层键合形成键合片,并进行退火以使所述键合片在预设位置剥离,得到绝缘体上材料。本发明利用较厚掺杂单晶层对注入离子的吸附作用,并控制注入深度,使剥离界面为所述掺杂单晶层的上表面、下表面或其中离子分布峰值处,从而达到精确控制剥离位置的目的。
-
公开(公告)号：CN104934294B
公开(公告)日：2018-01-30
申请号：CN201410100517.8
申请日：2014-03-18
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/02 , H01L21/762 , H01L29/06
Abstract: 本发明提供一种绝缘体上应变薄膜结构，包括半导体衬底、形成于所述半导体衬底上的埋氧层及形成于所述埋氧层上的顶层应变半导体层；所述顶层应变半导体层中形成有预设图形微结构；所述微结构包括一主体及分布于所述主体边缘的至少两条桥线；所述微结构下方的埋氧层被挖空，所述微结构处于悬空状态；所述桥线处于拉伸状态。本发明通过图形化在绝缘体上应变半导体层中形成预设图形微结构，并通过腐蚀去除微结构下方的埋氧层，使得微结构悬空，得到了悬浮条件下顶层应变半导体层的应力分布，从而改变顶层半导体层中微结构本身的固有应力，实现应力的调控。通过切断微结构的部分桥线，可以进一步增加应力，制备得到高质量、大应力的纳米应变薄膜。
-
公开(公告)号：CN104517883B
公开(公告)日：2017-08-15
申请号：CN201310447631.3
申请日：2013-09-26
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762 , H01L21/265
Abstract: 本发明提供一种利用离子注入技术制备绝缘体上半导体材料的方法，包括步骤：1）于第一衬底表面形成掺杂的单晶薄膜；2）于单晶薄膜表面形成缓冲层及顶层半导体材料；3）将杂质离子注入至单晶薄膜；4）将剥离离子注入至单晶薄膜下方第一衬底中的预设深度的位置；5）键合所述顶层半导体材料与具有绝缘层的第二衬底；6）进行退火处理，使所述第一衬底与所述缓冲层从该单晶薄膜处分离，去除所述缓冲层。本发明结合了离子共注与掺杂单晶薄膜剥离的双重作用，有效的降低了剥离剂量。注入杂质离子使单晶薄膜产生应力增加其吸附能力，H离子注入退火后实现剥离，剥离发生在超薄的单晶薄膜处，裂纹很小，可获得高质量的绝缘体上半导体材料。
-
-
-
-
-
-
-
-
-
Search Results
92
records
(took 0.066 seconds)
