-
公开(公告)号：CN104168481A
公开(公告)日：2014-11-26
申请号：CN201410355678.1
申请日：2014-07-24
Applicant: 北京大学
IPC: H04N19/176 , H04N19/50 , H04N5/232
Abstract: 本发明公开了一种针对Intel移动平台的实时AVS软编码方法。本方法为：1)AVS编码器检测当前待编码宏块的类型，调用相应的I帧编码单元或P帧编码单元进行编码；2)在进行I帧宏块编码时，通过利用预测模式的匹配代价均值作为阈值实现预测模式遍历的提前终止；3)在进行P帧宏块编码时，通过利用匹配代价的最小值来作为阈值实现参考帧和预测模式遍历的提前终止。在计算当前宏块和预测宏块之前的匹配代价(SAD值)时，采用Intel移动平台特有的SSE指令技术实现。本发明大大提高了处理器利用率，实现了每秒10帧的视频采集和编码。
-
公开(公告)号：CN103224231B
公开(公告)日：2014-11-05
申请号：CN201310143181.9
申请日：2013-04-23
Applicant: 北京大学
IPC: C01B31/04
Abstract: 本发明公开了一种石墨烯薄膜的转移方法，属于材料加工领域。该方法针对化学气相沉积法(CVD)在镍等金属薄膜上制备的石墨烯，利用稀酸溶液与金属衬底发生反应生成的氢气气泡分离石墨烯层和金属衬底。该方法无需在石墨烯上层覆盖PMMA等聚合物转移载体，因此不会引入聚合物污染物，并可大幅减少石墨烯表面的破损，且剥离过程是由于通过酸性溶液与金属薄膜之间直接的化学反应，可实现金属薄膜上、下表面的石墨烯同时与金属薄膜分离，效率高，无需外接电源、无需利用电化学反应。操作工艺简便，不涉及有害化学物质。并可以多次重复使用金属衬底，大幅降低成本。本发明在大规模制备石墨烯的工业领域中具有较大应用价值。
-
公开(公告)号：CN102832203B
公开(公告)日：2014-10-08
申请号：CN201210313870.5
申请日：2012-08-29
Applicant: 北京大学
IPC: G01R31/26
CPC classification number: G01R31/2621 , H01L22/14 , H01L22/34 , H01L2924/0002 , H01L2924/00
Abstract: 本发明涉及MOS器件质量及可靠性研究领域，公开了一种栅氧化层界面陷阱密度测试结构及方法。本发明使得n型和p型MOS器件的栅氧化层界面陷阱密度测试可以在同一测试结构上完成，不仅可以缩短一半的测量的时间，而且由于本测试方法是基于简单的电流－电压扫描测试，无需使用脉冲发生器等设备，降低了常规方法的测量仪器成本。本发明测量获得的具有谱峰特征的测试结果，也便于数据的分析与计算。另外，本发明测试结构是四端结构，因为可同时完成两种测试，所以等效于减小了测试结构的版图面积，降低了测试成本，满足了对于先进工艺节点下，制造成本的急速增加而带来的成本控制的需求。
-
公开(公告)号：CN102593142B
公开(公告)日：2014-08-13
申请号：CN201210068321.6
申请日：2012-03-15
Applicant: 北京大学
Abstract: 本发明公开了一种防串扰的柔性透明存储阵列及其制备方法。本发明采用透明的选择管作为驱动管，选择管的双向导通的特性实现了电路对存储单元的重复擦除与写入，并解决了串扰问题。选择管作为存储阵列的驱动管，解决了晶体管占用面积大、二极管单极性操作的限制，可以适应器件按比例缩小的进程，而且，选择管的制备工艺简单，节省成本。本发明的材料均采用柔性透明的材料，柔性透明存储阵列把“柔性透明电子系统”、“驱动管”以及“阻变存储器”三者结合在一起，它除了具有阻变存储器本身的特性外，还具备柔性、透明等优点，尤其是解决了存储器在集成阵列中串扰的问题，制备的存储阵列可广泛应用在电子纸张、柔性透明显示及其他相关电子系统中。
-
公开(公告)号：CN103941178A
公开(公告)日：2014-07-23
申请号：CN201410165827.8
申请日：2014-04-23
Applicant: 北京大学
IPC: G01R31/317
Abstract: 本发明提供了一种检测集成电路制造工艺中工艺波动的检测电路，所述电路包括环振电路、时钟缓冲级、第一数级反相器链N以及第二数级反相器链P；所述环振电路为反相器级联构成；所述第一数级反相器链N为反相器级联，并挂载D触发器构成；所述第二数级反相器链P为反相器级联，并挂载D触发器构成。本发明的一种检测集成电路制造工艺中工艺波动的检测电路可以把NMOS和PMOS的波动分别测量出来，并以数字化的方式输出，方便读取数据，且有利于在片上进行集成，用于后续的工艺波动补偿。
-
Patent Agency Ranking
公开(公告)号：CN103888129A
公开(公告)日：2014-06-25
申请号：CN201410088168.2
申请日：2014-03-11
Applicant: 北京大学
IPC: H03K19/094
Abstract: 本发明公开了一种高速CML锁存器，所述CML锁存器在传统的CML锁存器的基础上增加一个NMOS晶体管，利用晶体管来提升锁存支路的偏置电流，从而使锁存支路达到更高的放大增益，起到提升电路速度的作用。本发明的高速CML锁存器相比于传统CML锁存器，其功耗增加了很少，工作频率高达15.2Hz，实现了在控制功耗的前提下提高工作速度的目的。
-
公开(公告)号：CN102194748B
公开(公告)日：2014-04-16
申请号：CN201010125795.0
申请日：2010-03-15
Applicant: 北京大学
IPC: H01L21/8234 , H01L21/336 , H01L21/265 , H01L27/088 , H01L29/78
CPC classification number: H01L21/26506 , H01L21/26513 , H01L21/823807 , H01L29/16 , H01L29/6659 , H01L29/7833 , H01L29/7848
Abstract: 本发明提供一种半导体器件及其制造方法，其中所述制造方法包括：提供锗基半导体衬底，所述锗基半导体衬底具有多个有源区以及多个有源区之间的器件隔离区，所述有源区上具有栅极介质层和栅极介质层之上的栅极，所述有源区包括源漏扩展区和深源漏区；对所述源漏扩展区进行第一离子注入工艺，所述第一离子注入工艺中的注入离子包括硅或碳；对所述源漏扩展区进行第二离子注入工艺；对所述深源漏区进行第三离子注入工艺；对经过第三离子注入工艺之后的锗基半导体衬底进行退火工艺。所述半导体器件的制造方法，通过杂质硅或碳注入，可以由源漏扩展区晶格失配有效地在锗沟道中引入合适应力，增强沟道中电子的迁移率，提高器件性能。
-
公开(公告)号：CN102520331B
公开(公告)日：2013-12-11
申请号：CN201110397005.9
申请日：2011-12-02
Applicant: 北京大学
IPC: G01R31/26
Abstract: 本发明公开了一种用于STI型LDMOS器件的界面陷阱测试方法，涉及高压半导体器件可靠性技术领域，该方法在STI型LDMOS器件的源极和衬底之间、漏极和衬底之间施加同一个正向偏置电压，同时施加栅极扫描电压，并测量衬底电流，由衬底电流的峰值的位置确定界面陷阱在STI型LDMOS器件中的STI区或沟道区。本发明直接利用STI型LDMOS器件为测试结构，节省了测试成本，且便于在测试中同时获取了STI区和沟道区界面陷阱的位置信息，且不对STI型LDMOS器件造成损伤。
-
-
公开(公告)号：CN103389903A
公开(公告)日：2013-11-13
申请号：CN201210140413.0
申请日：2012-05-07
Applicant: 北京大学深圳研究生院
IPC: G06F9/445
Abstract: 本发明提出一种用于可重构算子阵列的功能可配置的数字信号处理单元，包括：配置信息寄存器；输入数据符号处理及位扩展单元；输出数据符号处理及分割单元；操作数分配单元；三组用于流水化的寄存器组；三组可配置的加法器组和三组可配置的移位器组。所述功能可配置的数字信号处理单元能实现的功能包括：无符号加法、有符号加法、减法、无符号累加、有符号累加、累减、无符号乘法、有符号乘法、逻辑移位、算数移位、移位加、移位减。本发明以较小的面积代价得到功能扩展的数字信号处理单元，从而提高了其在可重构算子阵列中的利用率，减少了冗余的可能；同时在一些情况下降低了互联需求，从而提高了可重构算子阵列整体的面积利用率，提高效率。
-
-
-
-
-
-
-
-
-
Search Results
635
records
(took 0.034 seconds)
