公开(公告)号：CN114725032A

公开(公告)日：2022-07-08

申请号：CN202210232624.0

申请日：2022-03-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 许佳桂 ,  许峯诚 ,  游明志 ,  林柏尧 ,  陈硕懋 ,  郑心圃

IPC: H01L23/31 ,  H01L23/16 ,  H01L25/065 ,  H01L21/56

Abstract: 本发明实施例提供一种半导体封装体及其制造方法。一种半导体封装体包括半导体管芯、重布线路结构、支撑结构和保护层。所述重布线路结构位于所述半导体管芯上并电耦合到所述半导体管芯。所述支撑结构位于所述重布线路结构的外表面上，其中所述支撑结构沿着所述重布线路结构与所述支撑结构的堆叠方向在所述重布线路结构上的垂直投影中是与所述半导体管芯的至少一部分交叠或者是具有与所述半导体管芯的侧壁实质上对齐的侧壁。所述保护层位于所述支撑结构上，其中所述支撑结构夹置在所述保护层与所述重布线路结构之间。

公开(公告)号：CN113808961A

公开(公告)日：2021-12-17

申请号：CN202110742657.5

申请日：2021-07-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑心圃 ,  林柏尧 ,  陈硕懋 ,  林嘉祥

IPC: H01L21/50 ,  H01L21/56 ,  H01L23/31 ,  H01L23/488 ,  H01L25/16

Abstract: 一种封装结构及其形成方法，包括形成导电结构于载体基板之中；形成重分布结构于载体基板之上，重分布结构具有含聚合物层及导电部件；接合芯片结构于重分布结构之上；形成保护层于重分布结构之上以包围芯片结构；以及形成导电连接器于载体基板的表面上，载体基板位于重分布结构及导电连接器之间。

公开(公告)号：CN113725206A

公开(公告)日：2021-11-30

申请号：CN202110735270.7

申请日：2021-06-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑心圃 ,  庄博尧 ,  陈硕懋

IPC: H01L25/16 ,  H01L23/31 ,  H01L21/50 ,  H01L21/56

Abstract: 本公开实施例提供一种半导体结构，包括一第一半导体装置和一第二半导体装置、一第一组导电连接器将第一半导体装置机械地和电性地接合到第二半导体装置、一第一底部填充剂位于第一半导体装置和第二半导体装置之间并围绕第一组导电连接器、一第一密封剂位于第一半导体装置和第二半导体装置和第一底部填充剂的至少侧壁、以及第二组导电连接器电性耦接到第一半导体装置，第二组导电连接器与第一组导电连接器位于第一半导体装置的相对侧上。本公开还提供一种封装结构及封装方法。

公开(公告)号：CN113471176A

公开(公告)日：2021-10-01

申请号：CN202110031317.1

申请日：2021-01-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑心圃 ,  翁得期 ,  庄博尧 ,  陈硕懋 ,  周孟纬

IPC: H01L25/07 ,  H01L25/00 ,  H01L23/498

Abstract: 示例性结构包括：第一半导体器件，通过第一导电连接件接合至第一再分布结构的第一侧；第一半导体器件包括形成在第一衬底上的第一多个无源元件，第一再分布结构包括其中具有金属化图案的多个介电层，第一再分布结构的金属化图案电耦接至第一多个无源元件；第二半导体器件，通过第二导电连接件接合至第一再分布结构的第二侧，第一再分布结构的第二侧与第一再分布结构的第一侧相对，第二半导体器件包括形成在第二衬底上的第二多个无源元件，第一再分布结构的金属化图案电耦接至第二多个无源元件。本申请的实施例还涉及封装结构及其形成方法。

公开(公告)号：CN105023828B

公开(公告)日：2019-08-23

申请号：CN201510160249.3

申请日：2015-04-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈焕能 ,  金俊德 ,  陈硕懋 ,  周淳朴

IPC: H01L21/02 ,  H01L23/64

Abstract: 本发明提供一种半导体布置及其形成方法。半导体布置包括包围第一传输线的第一介电层和包围第一介电层的磁性层。磁性层增大了传输线的电感。相比于不具有磁性层的半导体布置，具有包围第一传输线的磁性层半导体布置具有增大的阻抗，从而提升了流经传输线的电流，而没有增大电阻。增大的电阻需要增大的功率，从而导致半导体布置寿命短于没有增大的电阻的半导体布置。

公开(公告)号：CN109755188A

公开(公告)日：2019-05-14

申请号：CN201810018345.8

申请日：2018-01-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 许峯诚 ,  陈硕懋 ,  郑心圃

IPC: H01L23/31 ,  H01L23/488 ,  H01L21/56

Abstract: 提供一种封装结构及其制造方法。所述封装结构包括管芯、包封体、重布线层结构及保护层。管芯包括彼此相对的第一表面与第二表面。包封体位于管芯侧边。重布线层结构通过多个导电凸块与管芯电性连接。重布线层结构位于管芯的第二表面及包封体下方。保护层位于管芯的第一表面及包封体之上。保护层用于控制封装结构的翘曲。

公开(公告)号：CN109727964A

公开(公告)日：2019-05-07

申请号：CN201810022467.4

申请日：2018-01-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈硕懋 ,  许峯诚 ,  黄翰祥 ,  刘献文 ,  郑心圃 ,  李孝文

IPC: H01L25/16 ,  H01L23/31 ,  H01L21/98

Abstract: 本发明实施例提供多种多芯片晶片级封装及其形成方法。一种多芯片晶片级封装包括第一层级及第二层级。所述第一层级包括第一重布线层结构及位于所述第一重布线层结构之上的至少一个芯片。所述第二层级包括第二重布线层结构以及位于所述第二重布线层结构之上的至少两个其他芯片。所述第一层级接合到所述第二层级，使得所述至少一个芯片在实体上接触所述第二重布线层结构。所述至少两个其他芯片的连接件的总数目大于所述至少一个芯片的连接件的总数目。

公开(公告)号：CN108346635A

公开(公告)日：2018-07-31

申请号：CN201810031872.2

申请日：2018-01-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈硕懋 ,  许峰诚 ,  郑心圃

IPC: H01L23/48 ,  H01L23/528 ,  H01L21/50 ,  H01L21/56

Abstract: 本发明实施例涉及半导体结构及其制造方法。本揭露提供一种半导体封装装置，所述半导体封装装置包含中介层裸片。所述中介层裸片包含半导体衬底及延伸穿过所述半导体衬底的多个贯穿硅通路TSV。所述半导体封装装置还包含：半导体裸片，其与所述中介层裸片间隔开；第一重布层，其安置在所述中介层裸片的第一侧上且将所述中介层裸片与所述半导体裸片电耦合；及第二重布层，其位于所述中介层裸片的与所述第一侧相对的第二侧上。

公开(公告)号：CN108336073A

公开(公告)日：2018-07-27

申请号：CN201711240557.2

申请日：2017-11-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陆湘台 ,  陈硕懋 ,  王敏哲 ,  许峰诚 ,  杨肇祥 ,  郑心圃 ,  洪成佾 ,  林志贤 ,  陈岱璋 ,  林振华

IPC: H01L25/065 ,  H01L23/544 ,  H01L21/50

Abstract: 本发明实施例涉及半导体结构及其制作方法，所述制作方法包含：形成重布层RDL；在所述RDL上方形成导电部件；通过所述导电部件执行第一电测试；在所述RDL上方放置第一裸片；通过所述导电部件执行第二电测试；及在所述第一裸片及所述导电部件上方放置第二裸片。

公开(公告)号：CN107068669A

公开(公告)日：2017-08-18

申请号：CN201710073870.5

申请日：2017-02-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 许峰诚 ,  陈硕懋 ,  洪瑞斌 ,  郑心圃

IPC: H01L25/16 ,  H01L23/31 ,  H01L23/488 ,  H01L21/50 ,  H01L21/56

Abstract: 本发明实施例揭示一种半导体装置封装以及半导体封装及其制造方法。其中，该半导体装置封装包含第一裸片、第二裸片以及沿所述第一裸片及所述第二裸片的侧壁延伸的模塑料。所述封装进一步包含横向延伸通过所述第一裸片及所述第二裸片的边缘的重布层RDL。所述RDL包含电连接到所述第一裸片及所述第二裸片的输入/输出I/O接点，且所述I/O接点暴露于大体上垂直于与所述RDL相对的所述模塑料的表面的所述装置封装的侧壁处。