公开(公告)号：CN107658274B

公开(公告)日：2022-12-27

申请号：CN201710450368.1

申请日：2017-06-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 洪瑞斌 ,  许峰诚 ,  陈硕懋 ,  郑心圃 ,  廖德堆

IPC: H01L23/31 ,  H01L23/528 ,  H01L21/56 ,  H01L21/60

Abstract: 本揭露提供一种半导体封装结构及其制造方法。一种半导体封装结构包含重布层RDL、芯片、多个互连凸块及囊封物。所述重布层具有彼此相对的第一表面及第二表面。所述芯片在多个接点垫面对所述第一表面的情况下放置在所述重布层上方且电连接到所述重布层。所述互连凸块放置在所述第一表面上方且电连接到所述重布层。所述囊封物放置在所述重布层的所述第一表面上方，且所述囊封物封围所述芯片并环绕所述互连凸块的侧向壁。本揭露提供的半导体封装结构及其制造方法能够使半导体封装结构的总体厚度减小。

公开(公告)号：CN107452725A

公开(公告)日：2017-12-08

申请号：CN201710384201.X

申请日：2017-05-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑心圃 ,  洪瑞斌 ,  许峰诚

IPC: H01L25/16 ,  H01L21/98

CPC classification number: H01L25/105 ,  H01L21/4853 ,  H01L21/4857 ,  H01L21/486 ,  H01L21/565 ,  H01L21/78 ,  H01L22/14 ,  H01L22/32 ,  H01L23/3114 ,  H01L23/5383 ,  H01L23/5384 ,  H01L23/5386 ,  H01L23/5389 ,  H01L25/0655 ,  H01L25/50 ,  H01L2224/16225 ,  H01L2224/32145 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2224/81005 ,  H01L2224/97 ,  H01L2225/1035 ,  H01L2225/1058 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/18161 ,  H01L2924/19105 ,  H01L2924/19106 ,  H01L2924/00012 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2224/81 ,  H01L25/16

Abstract: 本揭露提供一种制造半导体封装的方法。所述方法包括：提供衬底；在所述衬底上方形成互连层；在所述互连层上方形成多个导电垫；在所述互连层上方形成导电柱；将第一半导体裸片放置于所述导电垫上方，所述半导体裸片与所述导电柱间隔开；及将第二半导体裸片与所述导电柱接合。

公开(公告)号：CN107068669A

公开(公告)日：2017-08-18

申请号：CN201710073870.5

申请日：2017-02-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 许峰诚 ,  陈硕懋 ,  洪瑞斌 ,  郑心圃

IPC: H01L25/16 ,  H01L23/31 ,  H01L23/488 ,  H01L21/50 ,  H01L21/56

Abstract: 本发明实施例揭示一种半导体装置封装以及半导体封装及其制造方法。其中，该半导体装置封装包含第一裸片、第二裸片以及沿所述第一裸片及所述第二裸片的侧壁延伸的模塑料。所述封装进一步包含横向延伸通过所述第一裸片及所述第二裸片的边缘的重布层RDL。所述RDL包含电连接到所述第一裸片及所述第二裸片的输入/输出I/O接点，且所述I/O接点暴露于大体上垂直于与所述RDL相对的所述模塑料的表面的所述装置封装的侧壁处。

公开(公告)号：CN103117279B

公开(公告)日：2016-10-05

申请号：CN201210120748.6

申请日：2012-04-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林俊成 ,  黄震麟 ,  卢思维 ,  洪瑞斌 ,  郑心圃 ,  余振华

IPC: H01L25/16 ,  H01L21/54 ,  H01L21/50 ,  H01L21/304

CPC classification number: H01L21/561 ,  H01L21/568 ,  H01L23/16 ,  H01L23/3128 ,  H01L23/481 ,  H01L23/562 ,  H01L24/94 ,  H01L24/97 ,  H01L25/0652 ,  H01L25/50 ,  H01L2224/14181 ,  H01L2224/16145 ,  H01L2224/16146 ,  H01L2224/94 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2225/06586 ,  H01L2225/06593 ,  H01L2924/10253 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/18161 ,  H01L2224/81 ,  H01L2924/00

Abstract: 本发明公开了一种器件，该器件包括底部芯片和接合到所述底部芯片的有源顶部管芯。伪管芯附接到所述底部芯片。所述伪管芯与所述底部芯片电隔离。本发明还公开了形成芯片在晶圆的总成的方法。

公开(公告)号：CN104600064A

公开(公告)日：2015-05-06

申请号：CN201410106015.6

申请日：2014-03-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  叶德强 ,  余国宠 ,  洪瑞斌

IPC: H01L25/16 ,  H01L21/98

CPC classification number: H01L25/0652 ,  H01L21/0273 ,  H01L21/2885 ,  H01L21/3212 ,  H01L21/4853 ,  H01L21/486 ,  H01L21/561 ,  H01L21/565 ,  H01L21/568 ,  H01L21/6835 ,  H01L21/6836 ,  H01L21/7684 ,  H01L21/76879 ,  H01L21/76898 ,  H01L21/78 ,  H01L22/14 ,  H01L23/3107 ,  H01L23/481 ,  H01L23/49816 ,  H01L23/5384 ,  H01L23/5389 ,  H01L24/13 ,  H01L24/16 ,  H01L24/17 ,  H01L24/19 ,  H01L24/20 ,  H01L24/32 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L24/81 ,  H01L24/83 ,  H01L24/92 ,  H01L24/96 ,  H01L24/97 ,  H01L25/0657 ,  H01L25/105 ,  H01L25/50 ,  H01L2221/68327 ,  H01L2221/68372 ,  H01L2221/68381 ,  H01L2224/0237 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/11334 ,  H01L2224/11462 ,  H01L2224/11616 ,  H01L2224/11622 ,  H01L2224/12105 ,  H01L2224/13101 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/16145 ,  H01L2224/16146 ,  H01L2224/16225 ,  H01L2224/19 ,  H01L2224/24137 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/45099 ,  H01L2224/48091 ,  H01L2224/48096 ,  H01L2224/48106 ,  H01L2224/48227 ,  H01L2224/73204 ,  H01L2224/73253 ,  H01L2224/73259 ,  H01L2224/73265 ,  H01L2224/73267 ,  H01L2224/81 ,  H01L2224/81005 ,  H01L2224/81203 ,  H01L2224/81895 ,  H01L2224/83 ,  H01L2224/83005 ,  H01L2224/9222 ,  H01L2224/92244 ,  H01L2224/97 ,  H01L2225/0651 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/0652 ,  H01L2225/06541 ,  H01L2225/06548 ,  H01L2225/06558 ,  H01L2225/06565 ,  H01L2225/06568 ,  H01L2225/06572 ,  H01L2225/1035 ,  H01L2225/1058 ,  H01L2924/00014 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01022 ,  H01L2924/01029 ,  H01L2924/01074 ,  H01L2924/01322 ,  H01L2924/10252 ,  H01L2924/10253 ,  H01L2924/10271 ,  H01L2924/12042 ,  H01L2924/1436 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/18162 ,  H01L2924/00 ,  H01L2924/014 ,  H01L2224/82 ,  H01L2924/00012

Abstract: 本发明提供了一种用于封装半导体器件的系统和方法。实施例包括：在载体晶圆上方形成通孔，以及在载体晶圆上方并且在第一两个通孔之间附接第一管芯。在载体晶圆上方并且在第二两个通孔之间附接第二管芯。封装第一管芯和第二管芯，以形成第一封装件，并且至少一个第三管芯连接至第一管芯或第二管芯。第二封装件在至少一个第三管芯上方连接到第一封装件。本发明还提供了封装件上芯片结构和方法。

公开(公告)号：CN104576584A

公开(公告)日：2015-04-29

申请号：CN201410411663.2

申请日：2014-08-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘乃玮 ,  洪瑞斌 ,  林俊成

IPC: H01L23/488 ,  H01L21/60

CPC classification number: H01L23/3114 ,  H01L21/31133 ,  H01L21/565 ,  H01L21/568 ,  H01L23/3128 ,  H01L23/3171 ,  H01L23/49816 ,  H01L23/5389 ,  H01L24/03 ,  H01L24/10 ,  H01L24/11 ,  H01L24/13 ,  H01L24/18 ,  H01L24/19 ,  H01L24/96 ,  H01L2224/0231 ,  H01L2224/03001 ,  H01L2224/03002 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/13024 ,  H01L2224/19 ,  H01L2224/32225 ,  H01L2224/73267 ,  H01L2224/94 ,  H01L2924/12042 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2224/214

Abstract: 本发明提供了半导体器件及其制造方法。一种半导体器件包括：管芯；焊盘，设置在管芯上并配置为通过连接在该焊盘上的导电迹线与凸块电连接；聚合物，设置在该管芯上方并被图案化以提供用于导电迹线穿过的路径；以及模塑件，围绕管芯和聚合物。模塑件的上表面与聚合物的上表面基本处于同一水平面上。此外，一种制造半导体器件的方法包括：提供管芯；在管芯上形成焊盘；将第一聚合物设置在管芯上方；将第一聚合物图案化成具有位于焊盘上方的开口；将牺牲层设置在图案化的第一聚合物上方；围绕管芯设置模塑件；移除部分模塑件从而暴露出牺牲层；移除牺牲层从而露出焊盘和第一聚合物；将第二聚合物设置在第一聚合物上；将第二聚合物图案化成具有位于焊盘上方的开口；以及在开口内的焊盘上设置导电材料。

公开(公告)号：CN104465543A

公开(公告)日：2015-03-25

申请号：CN201410414756.0

申请日：2014-08-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡柏豪 ,  郑礼辉 ,  洪瑞斌 ,  林俊成

IPC: H01L23/31 ,  H01L25/16

CPC classification number: H01L24/96 ,  H01L21/31053 ,  H01L21/311 ,  H01L21/561 ,  H01L21/565 ,  H01L21/568 ,  H01L21/6835 ,  H01L21/6836 ,  H01L21/78 ,  H01L23/3114 ,  H01L23/5389 ,  H01L24/02 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L24/19 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L2221/68359 ,  H01L2221/68372 ,  H01L2224/02205 ,  H01L2224/0231 ,  H01L2224/02379 ,  H01L2224/0239 ,  H01L2224/024 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/05008 ,  H01L2224/05025 ,  H01L2224/05124 ,  H01L2224/11334 ,  H01L2224/1146 ,  H01L2224/11849 ,  H01L2224/12105 ,  H01L2224/13026 ,  H01L2924/01013 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01074 ,  H01L2924/04642 ,  H01L2924/05042 ,  H01L2924/05442 ,  H01L2924/0549 ,  H01L2924/07025 ,  H01L2924/10253 ,  H01L2924/1027 ,  H01L2924/1032 ,  H01L2924/12042 ,  H01L2924/1432 ,  H01L2924/1433 ,  H01L2924/1434 ,  H01L2924/181 ,  H01L2924/1815 ,  H01L2924/18162 ,  H01L2924/3512 ,  H01L2924/00

Abstract: 模塑料中具有凹槽的集成扇出封装结构。一种封装件包括第一管芯和第二管芯。第一管芯包括第一衬底和第一衬底上方的第一金属焊盘。第二管芯包括第二衬底和第二衬底上方的第二金属焊盘。在模塑料中模制第一管芯和第二管芯。模塑料具有介于第一管芯和第二管芯之间的第一部分、以及可形成围绕第一部分的环的第二部分。第一部分和第二部分位于第一管芯的相对侧。第一部分具有第一顶面。第二部分具有高于第一顶面的第二顶面。

公开(公告)号：CN103240833A

公开(公告)日：2013-08-14

申请号：CN201210326320.7

申请日：2012-09-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈志壕 ,  刘献文 ,  蔡宜霖 ,  洪瑞斌 ,  林俊成

IPC: B29C43/18 ,  B29C43/36 ,  B29C43/52

Abstract: 本发明提供了一种方法，包括在封装部件上模制聚合物。模制步骤包括在第一温度处实施的第一模制阶段，以及在不同于第一温度的第二温度处实施的第二模制阶段。本发明还提供了模制集成电路的方法。

公开(公告)号：CN103021960A

公开(公告)日：2013-04-03

申请号：CN201210189854.X

申请日：2012-06-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林俊成 ,  吴文进 ,  施应庆 ,  洪瑞斌 ,  卢思维 ,  郑心圃 ,  余振华

IPC: H01L21/98

CPC classification number: H01L23/48 ,  H01L21/6835 ,  H01L24/94 ,  H01L24/96 ,  H01L24/97 ,  H01L25/0652 ,  H01L2221/68327 ,  H01L2224/0401 ,  H01L2224/05009 ,  H01L2224/14181 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/94 ,  H01L2224/97 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/18161 ,  H01L2924/351 ,  H01L2924/3511 ,  H01L2924/00012 ,  H01L2224/81 ,  H01L2924/00 ,  H01L2224/83

Abstract: 一种制造三维集成电路的方法，包括：提供晶圆叠层，其中，将多个半导体管芯安装在第一半导体管芯上方；将模塑料层形成在第一半导体管芯的第一面上方，其中，将多个半导体管芯内嵌在模塑料层中。方法进一步包括：研磨第一半导体管芯的第二面直到暴露多个通孔；将晶圆附接至带框并切割晶圆叠层，从而将晶圆叠层分成多个独立封装件。

公开(公告)号：CN102176409A

公开(公告)日：2011-09-07

申请号：CN201110094561.9

申请日：2009-06-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 萧义理 ,  余振华 ,  汪青蓉 ,  何明哲 ,  黄见翎 ,  洪瑞斌

IPC: H01L21/00 ,  H01L21/683 ,  H01L21/673

CPC classification number: H01L21/67772 ,  H01L21/67017 ,  Y10S414/135

Abstract: 一种半导体制造、处理及界面系统、容器、承载器及吸附装置。在一界面系统的实施例中，一封装室以及至少一闸门覆盖该封装室的开口。一机械系统置于该封装室中，包含至少一支架用以支撑及传送至少一基板。至少一第一管路耦接该封装室，注入气体于该封装室中。一环境控制槽以及空气循环系统耦接着该封装室。本发明可以使晶片不再暴露于不良环境之中，从而提高了晶片的制造效率及产品质量。