公开(公告)号：CN107452725B

公开(公告)日：2021-12-21

申请号：CN201710384201.X

申请日：2017-05-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑心圃 ,  洪瑞斌 ,  许峰诚

IPC: H01L25/16 ,  H01L21/98

Abstract: 本揭露提供一种制造半导体封装的方法。所述方法包括：提供衬底；在所述衬底上方形成互连层；在所述互连层上方形成多个导电垫；在所述互连层上方形成导电柱；将第一半导体裸片放置于所述导电垫上方，所述半导体裸片与所述导电柱间隔开；及将第二半导体裸片与所述导电柱接合。

公开(公告)号：CN108336073B

公开(公告)日：2021-03-02

申请号：CN201711240557.2

申请日：2017-11-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陆湘台 ,  陈硕懋 ,  王敏哲 ,  许峰诚 ,  杨肇祥 ,  郑心圃 ,  洪成佾 ,  林志贤 ,  陈岱璋 ,  林振华

IPC: H01L25/065 ,  H01L23/544 ,  H01L21/50

Abstract: 本发明实施例涉及半导体结构及其制作方法，所述制作方法包含：形成重布层RDL；在所述RDL上方形成导电部件；通过所述导电部件执行第一电测试；在所述RDL上方放置第一裸片；通过所述导电部件执行第二电测试；及在所述第一裸片及所述导电部件上方放置第二裸片。

公开(公告)号：CN107068669B

公开(公告)日：2019-08-16

申请号：CN201710073870.5

申请日：2017-02-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 许峰诚 ,  陈硕懋 ,  洪瑞斌 ,  郑心圃

IPC: H01L25/16 ,  H01L23/31 ,  H01L23/488 ,  H01L21/50 ,  H01L21/56

Abstract: 本发明实施例揭示一种半导体装置封装以及半导体封装及其制造方法。其中，该半导体装置封装包含第一裸片、第二裸片以及沿所述第一裸片及所述第二裸片的侧壁延伸的模塑料。所述封装进一步包含横向延伸通过所述第一裸片及所述第二裸片的边缘的重布层RDL。所述RDL包含电连接到所述第一裸片及所述第二裸片的输入/输出I/O接点，且所述I/O接点暴露于大体上垂直于与所述RDL相对的所述模塑料的表面的所述装置封装的侧壁处。

公开(公告)号：CN104716103B

公开(公告)日：2018-06-19

申请号：CN201410058251.5

申请日：2014-02-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 许峰诚 ,  黄厚儒 ,  卢思维 ,  林俊成

IPC: H01L23/31 ,  H01L21/56

CPC classification number: H01L24/81 ,  H01L21/563 ,  H01L23/3128 ,  H01L23/315 ,  H01L24/16 ,  H01L24/29 ,  H01L24/32 ,  H01L24/73 ,  H01L24/92 ,  H01L2224/04105 ,  H01L2224/11002 ,  H01L2224/11334 ,  H01L2224/12105 ,  H01L2224/131 ,  H01L2224/16227 ,  H01L2224/2919 ,  H01L2224/32057 ,  H01L2224/32059 ,  H01L2224/32225 ,  H01L2224/33155 ,  H01L2224/73204 ,  H01L2224/81191 ,  H01L2224/81815 ,  H01L2224/83104 ,  H01L2224/92125 ,  H01L2924/12042 ,  H01L2924/15788 ,  H01L2924/181 ,  H01L2924/18162 ,  H01L2924/00 ,  H01L2924/00014 ,  H01L2224/16225 ,  H01L2924/014

Abstract: 本发明的实施例是一种结构，该结构包括封装件、衬底和将封装件机械连接并电连接至衬底的外部电连接件。封装件包含管芯。外部电连接件位于封装件和衬底之间。底部填充材料围绕封装件的外围区域并且位于外围区域和衬底之间。间隙位于封装件的中心区域和衬底之间，并且间隙不包含底部填充材料。底部填充材料可以密封间隙。间隙可以是气隙。在一些实施例中，底部填充材料可以填充封装件与衬底之间的大于或等于10%且不超过70%的体积。本发明还提供了涉及具有间隙的底部填充图案。

公开(公告)号：CN102147568A

公开(公告)日：2011-08-10

申请号：CN201010246690.0

申请日：2010-08-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈俊光 ,  叶孝蔚 ,  林致安 ,  王建惟 ,  许峰诚

IPC: G03F7/00 ,  G03F7/004 ,  G03F7/039

Abstract: 本发明揭示一种光刻图案化方法及双重图案化方法，所述光刻图案化方法包括：在一基底上形成一第一阻剂图案，其中第一阻剂图案内包括多个开口。在基底上且位于第一阻剂图案的开口内形成一第二阻剂图案，其中第二阻剂图案内包括至少一开口位于基底上。去除第一阻剂图案，以露出位于第一阻剂图案下方的基底。本发明可改善制造产能及产品品质，并降低制造成本。

公开(公告)号：CN112992850A

公开(公告)日：2021-06-18

申请号：CN202110191914.0

申请日：2017-06-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 许峰诚 ,  洪瑞斌 ,  郑心圃

IPC: H01L23/498 ,  H01L23/31 ,  H01L23/522 ,  H01L25/065 ,  H01L25/10 ,  H01L27/108 ,  H01L21/78 ,  H01L21/60 ,  H01L21/48

Abstract: 本发明提供了半导体封装件，包括具有有源表面的第一半导体管芯层、电连接至有源表面的导电接触件，导电接触件的侧壁由绝缘层围绕，以及连接至导电接触件的焊料凸块。晶种层位于导电接触件的侧壁和绝缘层之间。本发明提供了用于制造半导体封装件的方法，该方法包括提供载体，在载体上方形成绝缘层，将载体从绝缘层脱粘并且通过蚀刻操作从绝缘层暴露导电接触件。

公开(公告)号：CN107403733A

公开(公告)日：2017-11-28

申请号：CN201710286638.X

申请日：2017-04-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 洪瑞斌 ,  许峰诚 ,  郑心圃

IPC: H01L21/50 ,  H01L21/56 ,  H01L21/60 ,  H01L23/31 ,  H01L23/525

CPC classification number: H01L25/0652 ,  H01L21/31053 ,  H01L21/4857 ,  H01L21/486 ,  H01L21/56 ,  H01L21/561 ,  H01L21/568 ,  H01L21/76885 ,  H01L23/3128 ,  H01L23/481 ,  H01L23/49811 ,  H01L23/5383 ,  H01L23/5384 ,  H01L23/5389 ,  H01L24/16 ,  H01L24/19 ,  H01L24/20 ,  H01L24/29 ,  H01L24/32 ,  H01L24/48 ,  H01L24/73 ,  H01L24/81 ,  H01L24/83 ,  H01L24/92 ,  H01L24/97 ,  H01L25/0657 ,  H01L25/105 ,  H01L25/50 ,  H01L2224/02311 ,  H01L2224/0237 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/16227 ,  H01L2224/2919 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48106 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2224/73267 ,  H01L2224/81005 ,  H01L2224/81815 ,  H01L2224/92244 ,  H01L2224/97 ,  H01L2225/06506 ,  H01L2225/0651 ,  H01L2225/06513 ,  H01L2225/0652 ,  H01L2225/06548 ,  H01L2225/06568 ,  H01L2225/06572 ,  H01L2225/1023 ,  H01L2225/1035 ,  H01L2225/1058 ,  H01L2924/01029 ,  H01L2924/1431 ,  H01L2924/1432 ,  H01L2924/1436 ,  H01L2924/1438 ,  H01L2924/15192 ,  H01L2924/15311 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/19105 ,  H01L2924/3511 ,  H01L2924/37001 ,  H01L2924/00 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2224/81 ,  H01L2224/83 ,  H01L21/50 ,  H01L23/31 ,  H01L23/525 ,  H01L24/43

Abstract: 本发明实施例公开了一种方法，其包含：形成多个第一重布线，在多个第一重布线的上方形成与其电连接的第一金属柱，并将第一器件管芯接合到多个第一重布线上。将第一金属柱和第一器件管芯密封在第一密封材料中。然后平坦化第一密封材料。方法还包含：在第一金属柱上方形成与其电连接的第二金属柱，通过粘合膜将第二器件管芯附接到第一密封材料，将第二金属柱和第二器件管芯密封在第二密封材料中，平坦化第二密封材料，并在第二金属柱和第二器件管芯的上方形成与其电连接的多个第二重布线。本发明实施例涉及三层叠层封装结构及其形成方法。

公开(公告)号：CN101533218A

公开(公告)日：2009-09-16

申请号：CN200810161879.2

申请日：2008-10-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 许峰诚 ,  陈建宏

IPC: G03F7/00 ,  G03F7/039 ,  G03F7/038 ,  G03F7/26 ,  G03F7/30 ,  G03F7/16 ,  H01L21/027

CPC classification number: H01L21/0271 ,  H01L21/31144

Abstract: 本发明是有关于一种微影图形成形方法，包含下列步骤：形成一第一光阻图形于一基板上，第一光阻图形包含多个开口；形成一第二光阻图形于该第一光阻图形的该等开口间，且该第二光阻图形至少包含一开口；以及移除第一光阻图形以曝露第一光阻图形所覆盖的基板的部分。本发明的微影图形成形方法可以降低生产成本及降低关键尺寸的变化影响。

公开(公告)号：CN107658274B

公开(公告)日：2022-12-27

申请号：CN201710450368.1

申请日：2017-06-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 洪瑞斌 ,  许峰诚 ,  陈硕懋 ,  郑心圃 ,  廖德堆

IPC: H01L23/31 ,  H01L23/528 ,  H01L21/56 ,  H01L21/60

Abstract: 本揭露提供一种半导体封装结构及其制造方法。一种半导体封装结构包含重布层RDL、芯片、多个互连凸块及囊封物。所述重布层具有彼此相对的第一表面及第二表面。所述芯片在多个接点垫面对所述第一表面的情况下放置在所述重布层上方且电连接到所述重布层。所述互连凸块放置在所述第一表面上方且电连接到所述重布层。所述囊封物放置在所述重布层的所述第一表面上方，且所述囊封物封围所述芯片并环绕所述互连凸块的侧向壁。本揭露提供的半导体封装结构及其制造方法能够使半导体封装结构的总体厚度减小。

公开(公告)号：CN108346635A

公开(公告)日：2018-07-31

申请号：CN201810031872.2

申请日：2018-01-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈硕懋 ,  许峰诚 ,  郑心圃

IPC: H01L23/48 ,  H01L23/528 ,  H01L21/50 ,  H01L21/56

Abstract: 本发明实施例涉及半导体结构及其制造方法。本揭露提供一种半导体封装装置，所述半导体封装装置包含中介层裸片。所述中介层裸片包含半导体衬底及延伸穿过所述半导体衬底的多个贯穿硅通路TSV。所述半导体封装装置还包含：半导体裸片，其与所述中介层裸片间隔开；第一重布层，其安置在所述中介层裸片的第一侧上且将所述中介层裸片与所述半导体裸片电耦合；及第二重布层，其位于所述中介层裸片的与所述第一侧相对的第二侧上。