-
公开(公告)号：CN119758679A
公开(公告)日：2025-04-04
申请号：CN202510183754.3
申请日：2018-08-23
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F7/20
Abstract: 一种极紫外线辐射源模块，包含一目标液滴产生器，配置于产生复数个目标液滴；一第一激光光源，配置于产生复数个第一激光脉冲，第一激光脉冲加热目标液滴以产生复数个目标云雾团；一第二激光光源，配置于产生复数个第二激光脉冲，第二激光脉冲加热目标云雾团以产生一等离子体发射极紫外线辐射；一第三和激光光源及一第四激光光源，分别配置于产生一第一激光光束和一第二激光光束，第一激光光束和一第二激光光束被引导至目标云雾团的一行进路径上，且第一激光光束和一第二激光光束基本上平行；以及一监视器，配置于接收由目标云雾团反射的第一激光光束和一第二激光光束。
-
公开(公告)号：CN112420646B
公开(公告)日：2025-04-04
申请号：CN201911126604.X
申请日：2019-11-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/485 , H01L23/48 , H01L21/56 , H01L21/60
Abstract: 封装包括第一管芯、第二管芯、包封体、以及绝缘层穿孔。第一管芯具有第一接合结构。第一接合结构包括第一介电层及嵌置在第一介电层中的第一连接件。第二管芯具有第二接合结构。第二接合结构包括第二介电层及嵌置在第二介电层中的第二连接件。第一介电层与第二介电层混合接合。第一连接件与第二连接件混合接合。包封体侧向包封第二管芯。绝缘层穿孔穿透包封体且与第一接合结构连接。
-
公开(公告)号：CN119744000A
公开(公告)日：2025-04-01
申请号：CN202411780520.9
申请日：2024-12-05
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开的各个实施例提供了半导体器件结构，包括：源极/漏极部件，设置在衬底上方；多个半导体层，垂直堆叠在衬底上方并且与源极/漏极部件接触；栅电极层，围绕多个半导体层的每个的部分；第一介电间隔件，与多个半导体层的最顶部半导体层的第一侧接触；以及第二介电间隔件，与多个半导体层的最顶部半导体层的第二侧接触。本申请的实施例还涉及半导体器件结构及其形成方法。
-
公开(公告)号：CN119730281A
公开(公告)日：2025-03-28
申请号：CN202410430067.2
申请日：2024-04-10
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开涉及半导体器件结构及其形成方法。本文描述了半导体器件结构及其形成方法。该方法包括：从衬底形成鳍结构；在鳍结构的第一半导体层上沉积第一半导体材料；在第一半导体材料上沉积第二半导体材料；在第二半导体材料之上沉积层间电介质层；在层间电介质层中形成开口，以暴露第二半导体材料；执行第一注入工艺，以在第二半导体材料中形成非晶区，并在非晶区中注入第一物质；以及执行第二注入工艺，以在非晶区注入第二物质。第二物质包括氟、氮或碳。该方法还包括执行退火处理，以使非晶区再结晶。
-
公开(公告)号：CN112530870B
公开(公告)日：2025-03-28
申请号：CN202010981181.6
申请日：2020-09-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H10D84/03
Abstract: 一种方法包括：分别在第一半导体区和第二半导体区上方形成第一栅极电介质和第二栅极电介质；沉积含镧层，该含镧层包括分别与第一栅极电介质和第二栅极电介质重叠的第一部分和第二部分；以及沉积硬掩模，硬掩模包括分别与含镧层的第一部分和第二部分重叠的第一部分和第二部分。该硬掩模不含钛和钽。该方法还包括形成图案化的蚀刻掩模以覆盖硬掩模的第一部分，其中硬掩模的第二部分暴露；去除硬掩模的第二部分和含镧层的第二部分；以及执行退火以将含镧层的第一部分中的镧驱入第一栅极电介质中。本发明的实施例还涉及形成半导体器件的方法。
-
Patent Agency Ranking
公开(公告)号：CN119694978A
公开(公告)日：2025-03-25
申请号：CN202411740921.1
申请日：2024-11-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/64 , H01L23/528 , H01L23/522
Abstract: 一种形成封装结构的方法包括在晶圆的半导体衬底上形成集成电路器件，在晶圆中形成电压调节器，以及形成金属层作为晶圆的一部分。晶体管形成在比金属层离更远离半导体衬底处。晶体管包括连接到电压调节器的第一源极/漏极区，并且电压调节器被配置为将从第一源极/漏极区接收到的第一电压转换为低于第一电压的第二电压，并将第二电压提供给集成电路器件。电连接器形成在晶圆的表面上，并电连接到晶体管的第二源极/漏极区。本申请的实施例还公开了一种封装结构。
-
公开(公告)号：CN119694889A
公开(公告)日：2025-03-25
申请号：CN202411327039.4
申请日：2024-09-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/48 , H01L23/488 , H01L23/64 , H01L23/522
Abstract: 方法包括：在器件管芯的半导体衬底上形成功能电路，其中，功能电路位于器件管芯的功能电路区中；在半导体衬底上方形成无源器件，其中，无源器件位于器件管芯的无源器件区中；在功能电路区中和器件管芯的表面处形成第一多个接合焊盘，其中，第一多个接合焊盘具有第一图案密度；以及在无源器件区中和器件管芯的表面处形成第二多个接合焊盘。第二多个接合焊盘具有低于第一图案密度的第二图案密度。本申请的实施例还涉及半导体结构及其形成方法。
-
公开(公告)号：CN113517274B
公开(公告)日：2025-03-25
申请号：CN202010723363.3
申请日：2020-07-24
Applicant: 台湾积体电路制造股份有限公司 , 台积电(南京)有限公司 , 台积电(中国)有限公司
IPC: H10D84/83 , H01L23/528 , H10D84/03
Abstract: 本申请公开了半导体器件及其形成方法。一种半导体器件包括衬底、有源区域、隔离结构、第一金属线、栅极结构、源极/漏极区域、源极/漏极接触件和第二金属线。有源区域从衬底的顶表面突出。隔离结构在衬底之上并且横向围绕有源区域。第一金属线在隔离结构中。栅极结构在有源区域之上。源极/漏极区域在有源区域中。源极/漏极接触件在有源区域之上并且电连接到源极/漏极区域。第二金属线在栅极结构和源极/漏极接触件之上，其中，第二金属线与第一金属线垂直地重叠。
-
公开(公告)号：CN113284886B
公开(公告)日：2025-03-25
申请号：CN202110014641.2
申请日：2021-01-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H10D89/10 , G06F30/392
Abstract: 集成芯片的有源器件区上的多段线的阵列延伸，以在相邻的隔离区域上形成伪器件结构。所得的伪器件结构是具有与有源器件区上的多段线的阵列相同的线宽度、线间距和节距的多段线的阵列。伪器件结构的多段线与有源器件区上的多段线在网格上。由于伪器件结构由与有源器件区上的多段线在网格上的多段线形成，所以伪器件结构可以比可能的情况更接近有源器件区。伪器件结构与有源器件区的所得接近度提高了抗凹陷性能，并且减小集成芯片上的空白空间。本发明的实施例涉及集成芯片及其设计和制造方法。
-
公开(公告)号：CN113206078B
公开(公告)日：2025-03-25
申请号：CN202011221205.4
申请日：2020-11-05
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本揭露实施例是有关于一种集成芯片及其制造方法。本公开的各种实施例涉及一种集成芯片，所述集成芯片包括：第一未掺杂层，上覆在衬底上。第一障壁层上覆在第一未掺杂层上且具有第一厚度。第一掺杂层上覆在第一障壁层上且于侧向上设置在衬底的n沟道器件区内。第二障壁层上覆在第一障壁层上且设置在于侧向上与n沟道器件区相邻的p沟道器件区内。第二障壁层具有比第一厚度大的第二厚度。第二未掺杂层上覆在第二障壁层上。第二掺杂层上覆在第二未掺杂层上。第二未掺杂层及第二掺杂层设置在p沟道器件区内。
-
-
-
-
-
-
-
-
-
Search Results
24483
records
(took 0.236 seconds)
