公开(公告)号：CN113053821B

公开(公告)日：2025-05-06

申请号：CN202010894494.8

申请日：2020-08-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李家庆 ,  钟鸿钦 ,  吴仲强 ,  童宣瑜 ,  邱冠璋 ,  陈建豪 ,  徐志安

IPC: H10D84/01 ,  H10D84/85

Abstract: 本公开涉及半导体器件和制造方法。提供了一种半导体器件和制造方法。在一些实施例中，使用处理工艺来处理功函数层。该处理防止了在后续工艺步骤期间(例如，施加后续光致抗蚀剂材料)的功函数层的过度氧化，从而允许功函数层比其他情况下更薄。

公开(公告)号：CN113410255B

公开(公告)日：2025-05-02

申请号：CN202110215766.1

申请日：2021-02-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨世海 ,  杨柏峰 ,  林佑明 ,  徐志安

IPC: H10B51/30 ,  H10B51/20

Abstract: 本申请涉及高密度3D FERAM。一种器件，包括：第一沟道；第二沟道，该第二沟道在所述第一沟道上方；以及栅极结构，该栅极结构围绕第一沟道和第二沟道，其中，该栅极结构包括围绕第一沟道和第二沟道的铁电(FE)层以及围绕该FE层的栅极金属层。该器件还包括：两个第一电极，该两个第一电极连接到第一沟道的两侧；两个第二电极，该两个第二电极连接到第二沟道的两侧；电介质层，该电介质层在两个第一电极和两个第二电极之间；以及内部间隔件层，该内部间隔件层在两个第一电极和栅极结构之间。

公开(公告)号：CN113140614B

公开(公告)日：2025-03-28

申请号：CN202110018404.3

申请日：2021-01-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王捷平 ,  黄泰钧 ,  卢永诚 ,  陈亭纲 ,  徐志安

IPC: H10D62/10 ,  H10D30/62 ,  H10D64/27

Abstract: 本公开涉及具有隔离结构的半导体器件。公开了一种具有不同介电常数的隔离结构的半导体器件及其制造方法。半导体器件包括鳍部结构以及第一对栅极结构和第二对栅极结构，鳍部结构具有设置在第一器件区域上的第一鳍部部分和设置在第二器件区域上的第二鳍部部分，第一对栅极结构设置在第一鳍部部分上，第二对栅极结构设置在第二鳍部部分上。第二对栅极结构与第一对栅极结构电隔离。半导体器件还包括插入在第一对栅极结构之间的第一隔离结构和插入在第二对栅极结构之间的第二隔离结构。第一隔离结构包括第一氮化物内衬和第一氧化物填充层。第二隔离结构包括第二氮化物内衬和第二氧化物填充层。第二氮化物内衬比第一氮化物内衬更厚。

公开(公告)号：CN113270485B

公开(公告)日：2025-03-25

申请号：CN202110241924.0

申请日：2021-03-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 高琬贻 ,  林洪正 ,  张哲豪 ,  卢永诚 ,  徐志安

IPC: H10D62/17 ,  H10D30/01 ,  H10D30/62

Abstract: 本公开涉及电介质特征的形成后修补。具体地，本公开提供了半导体结构及其形成方法的实施方式。示例性半导体结构包括第一源极/漏极特征和第二源极/漏极特征以及设置在所述第一源极/漏极特征和所述第二源极/漏极特征之间并沿第一方向纵向延伸的混合鳍。所述混合鳍包括内部特征和围绕所述内部特征设置的外层。所述外层包含氧碳氮化硅，并且所述内部特征包含碳氮化硅。

公开(公告)号：CN112420834B

公开(公告)日：2024-12-24

申请号：CN202010288407.4

申请日：2020-04-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林政明 ,  杨世海 ,  方子韦 ,  徐志安 ,  赵皇麟

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/51 ,  H01L21/336 ,  H01L21/28

Abstract: 本公开涉及一种半导体器件，其包括衬底以及位于衬底上的第一间隔件和第二间隔件。半导体器件还包括位于第一间隔件和第二间隔件之间的栅极堆叠。栅极堆叠包括栅极介电层，具有形成在衬底上的第一部分和形成在第一间隔件和第二间隔件上的第二部分；内部栅极，形成在栅极介电层的第一部分和第二部分上；铁电介电层，形成在内部栅极上并且与栅极介电层接触；以及栅电极，位于铁电介电层上。本公开的实施例还涉及形成半导体器件的方法。

公开(公告)号：CN118712133A

公开(公告)日：2024-09-27

申请号：CN202410739895.4

申请日：2024-06-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈学儒 ,  林宗达 ,  徐志安

IPC: H01L21/8238 ,  H01L27/092

Abstract: 方法包括形成晶体管，这包括：形成半导体纳米结构；形成包围半导体区域的界面层；在界面层上沉积偶极膜；在偶极膜上沉积高k介电层；以及在高k介电层上沉积栅电极。晶体管的形成可以没有偶极掺杂剂驱入工艺，并且可以没有偶极膜去除工艺。本申请的实施例还涉及半导体结构及其形成方法。

公开(公告)号：CN118448251A

公开(公告)日：2024-08-06

申请号：CN202311496531.X

申请日：2023-11-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 徐志安 ,  侯承浩 ,  李达元 ,  赖蓓盈 ,  陈昱璇 ,  许嘉芸

IPC: H01L21/28 ,  H01L21/8234 ,  H01L21/8238

Abstract: 本申请公开了用于调节多VT器件的氮化铝偶极掺杂剂膜。一种方法包括：在半导体区域上形成栅极电介质；在栅极电介质上沉积氮化铝层；在氮化铝层上沉积氧化铝层；执行退火工艺以将氮化铝层中的铝驱入栅极电介质；去除氧化铝层和氮化铝层；以及在栅极电介质上形成栅极电极。

公开(公告)号：CN118338773A

公开(公告)日：2024-07-12

申请号：CN202311226469.2

申请日：2023-09-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡欣宏 ,  江淳修 ,  侯承浩 ,  李达元 ,  徐志安

IPC: H10N97/00 ,  H01L21/768

Abstract: 根据本揭露内容的一些实施例，揭露一种半导体元件及其制作方法，方法包含：形成第一电极；沉积介电质层在第一电极上方，其中介电质层具有第一介电常数以及第一厚度；沉积介电质盖层在介电质层上方，其中介电质盖层具有高于第一介电常数的第二介电常数，且介电质盖层具有大于第一厚度的第二厚度；形成第二电极在介电质盖层上方；形成第一接触塞电性连接至第一电极；以及形成第二接触塞电性连接至第二电极。

公开(公告)号：CN108807182B

公开(公告)日：2023-11-03

申请号：CN201711294959.0

申请日：2017-12-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄明杰 ,  章勋明 ,  陈嘉仁 ,  张铭庆 ,  古淑瑗 ,  黄泰钧 ,  王俊尧 ,  李资良 ,  徐志安

IPC: H01L21/336

Abstract: 半导体装置的制造方法包含在第一鳍片上方形成金属栅极结构，金属栅极结构被第一介电材料环绕，以及在第一介电材料上方形成盖层，金属栅极结构与盖层之间的蚀刻选择性超过预定的临界值。半导体装置的制造方法也包含在第一鳍片和第一介电材料上方形成图案化的硬掩模层，其中图案化的硬掩模层的开口将金属栅极结构的一部分和盖层的一部分暴露出来。半导体装置的制造方法还包含移除由图案化的硬掩模层的开口暴露出的金属栅极结构的一部分。

公开(公告)号：CN116682729A

公开(公告)日：2023-09-01

申请号：CN202310115760.6

申请日：2023-02-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林文凯 ,  张哲豪 ,  刘又荣 ,  吴振诚 ,  徐志安

IPC: H01L21/336 ,  H01L29/06 ,  B82Y40/00

Abstract: 本公开的实施例提供一种形成半导体装置结构的方法。在一个实施例中，方法包括形成具有交替堆叠的第一半导体层与第二半导体层的鳍片结构，移除第二半导体层的边缘部分以在相邻第一半导体层之间形成空腔，在第一半导体层的侧壁上选择性地形成钝化层，在第二半导体层的侧壁上形成介电间隔物并填充于空腔中，其中钝化层暴露在外。方法亦包括移除钝化层，并形成磊晶源极/漏极特征，使得磊晶源极/漏极特征与第一半导体层及介电间隔物接触。