公开(公告)号：CN115249716A

公开(公告)日：2022-10-28

申请号：CN202210724891.X

申请日：2022-06-23

申请人： 台湾积体电路制造股份有限公司

发明人： 周智超 ,  邱奕勋 ,  张尚文 ,  蔡庆威 ,  王志豪

IPC分类号： H01L27/118 ,  H01L23/528 ,  H01L21/8238

摘要： 提供了有助于从器件的背侧实施物理故障分析(PFA)测试的半导体器件和方法。在至少一个实例中，提供了包括半导体器件层的器件，半导体器件层包括多个扩散区域。第一互连结构设置在半导体器件层的第一侧上，并且第一互连结构包括至少一个电接触件。第二互连结构设置在半导体器件层的第二侧上，并且第二互连结构包括多个背侧电源轨。背侧电源轨的每个至少部分与多个扩散区域中的相应扩散区域重叠并且限定暴露相应扩散区域的位于半导体器件层的第二侧处的部分的开口。本申请的实施例还涉及半导体器件及其形成方法。

公开(公告)号：CN113270402A

公开(公告)日：2021-08-17

申请号：CN202110510030.7

申请日：2021-05-11

申请人： 台湾积体电路制造股份有限公司

发明人： 苏焕傑 ,  游力蓁 ,  谌俊元 ,  庄正吉 ,  张尚文 ,  邱奕勋 ,  王培宇 ,  蔡庆威 ,  王志豪

IPC分类号： H01L27/088 ,  H01L27/092 ,  H01L21/8234 ,  H01L21/8238

摘要： 一种集成电路结构及其形成方法，IC结构包含源极磊晶结构、漏极磊晶结构、第一硅化物区域、第二硅化物区域、源极接触、背侧连通轨、漏极接触以及前侧互连结构。第一硅化物区域位于源极磊晶结构的前侧上以及第一侧壁上。第二硅化物区域在漏极磊晶结构的前侧上。源极接触与第一硅化物区域接触，并且具有延伸超过源极磊晶结构的背侧的突出。背侧连通轨与源极接触的突出接触。漏极接触与第二硅化物区域接触。前侧互连结构在源极接触的前侧表面上以及漏极接触的前侧表面上。

公开(公告)号：CN108133933B

公开(公告)日：2021-01-22

申请号：CN201711176345.2

申请日：2017-11-22

申请人： 台湾积体电路制造股份有限公司

发明人： 萧锦涛 ,  陈志良 ,  杨超源 ,  庄惠中 ,  曾健庭 ,  邱奕勋

IPC分类号： H01L27/02 ,  H01L27/092 ,  H01L27/118 ,  H01L27/085 ,  G06F30/392

摘要： 一种集成电路结构包括第一阱、以及第一注入集合和第二注入集合。第一阱包括第一掺杂剂类型、在第一方向上延伸并具有第一宽度的第一部分、和与第一部分相邻的第二部分。第二部分在第一方向上延伸并且具有大于第一宽度的第二宽度。第一注入集合在第一阱的第一部分中，并且第二注入集合在第一阱的第二部分中。第一注入集合中的至少一个注入被配置为耦合至第一电源电压。第二注入集合中的每个注入具有不同于第一注入集合的第一掺杂剂类型的第二掺杂剂类型。本发明的实施例还涉及集成电路、用于形成集成电路的系统和方法。

公开(公告)号：CN106206514A

公开(公告)日：2016-12-07

申请号：CN201510262838.2

申请日：2015-05-21

申请人： 台湾积体电路制造股份有限公司

发明人： 连万益 ,  邱奕勋 ,  游家权 ,  黄禹轩 ,  王志豪

IPC分类号： H01L23/488

CPC分类号： H01L29/78618 ,  H01L21/76865 ,  H01L21/76895 ,  H01L21/82285 ,  H01L21/823412 ,  H01L21/823418 ,  H01L21/823475 ,  H01L21/823481 ,  H01L21/823487 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823871 ,  H01L21/823878 ,  H01L21/823885 ,  H01L23/535 ,  H01L27/088 ,  H01L27/092 ,  H01L27/124 ,  H01L27/1259 ,  H01L29/0653 ,  H01L29/0676 ,  H01L29/42392 ,  H01L29/66666 ,  H01L29/7827 ,  H01L29/78621 ,  H01L29/78642 ,  H01L29/78681 ,  H01L29/78684 ,  H01L29/78696 ,  H01L2924/0002 ,  H01L2924/00

摘要： 一种集成电路结构包括第一垂直晶体管和第二垂直晶体管。第一垂直晶体管包括第一半导体沟道、位于第一半导体沟道上方的第一顶部源极/漏极区以及覆盖第一顶部源极/漏极区的第一顶部源极/漏极焊盘。第二垂直晶体管包括第二半导体沟道、位于第二半导体沟道上方的第二顶部源极/漏极区以及覆盖第二顶部源极/漏极区的第二顶部源极/漏极焊盘。局部互连件互连第一顶部源极/漏极焊盘和第二顶部源极/漏极焊盘。第一顶部源极/漏极焊盘、第二顶部源极/漏极焊盘和局部互连件是连续区域的部分，在第一顶部源极/漏极焊盘、第二顶部源极/漏极焊盘和局部互连件之间没有可辨识的界面。本发明还涉及作为垂直晶体管的局部互连件的顶部金属焊盘。

公开(公告)号：CN105280698A

公开(公告)日：2016-01-27

申请号：CN201410507489.1

申请日：2014-09-28

申请人： 台湾积体电路制造股份有限公司

发明人： 王志豪 ,  廖忠志 ,  连万益 ,  游家权 ,  邱奕勋 ,  蔡庆威 ,  吴伟豪

IPC分类号： H01L29/78 ,  H01L21/336

摘要： 本发明提供了垂直器件结构。本发明涉及具有在源极区和漏极区之间延伸的矩形垂直沟道条的垂直晶体管器件及其相关的形成方法。在一些实施例中，垂直晶体管器件包括设置在半导体衬底上方的源极区。具有一个或多个垂直沟道条的沟道区设置在源极区上方。一个或多个垂直沟道条的底面邻接源极区并且具有矩形形状(即，具有四条边的形状，具有不同长度的相邻边和四个直角)。栅极区位于源极区上方并且位于邻接垂直沟道条的位置处，漏极区设置在栅极区和垂直沟道条上方。垂直沟道条的矩形形状提供了具有更好性能和单元区域密度的垂直器件。

公开(公告)号：CN117393565A

公开(公告)日：2024-01-12

申请号：CN202311058239.X

申请日：2023-08-22

申请人： 台湾积体电路制造股份有限公司

发明人： 谌俊元 ,  苏焕杰 ,  蔡庆威 ,  张尚文 ,  邱奕勋 ,  王志豪

IPC分类号： H01L27/088 ,  H01L21/8234

摘要： 器件包括：半导体纳米结构的堆叠件；栅极结构，包裹半导体纳米结构，栅极结构在第一方向上延伸；源极/漏极区域，在横向于第一方向的第二方向上邻接栅极结构和堆叠件；接触结构，位于源极/漏极区域上；背侧导电迹线，位于堆叠件下面，背侧导电迹线在第二方向上延伸；第一通孔，第一通孔从接触结构垂直延伸至背侧介电层的顶面；以及栅极隔离结构，栅极隔离结构在第二方向上邻接第一通孔。本申请的实施例还涉及半导体器件及其形成方法。

公开(公告)号：CN114582804A

公开(公告)日：2022-06-03

申请号：CN202210100872.X

申请日：2022-01-27

申请人： 台湾积体电路制造股份有限公司

发明人： 谌俊元 ,  王培宇 ,  苏焕杰 ,  邱奕勋 ,  庄正吉 ,  蔡庆威 ,  程冠伦 ,  王志豪

IPC分类号： H01L21/8234 ,  H01L27/088

摘要： 提供了具有栅极切割结构的半导体器件及其形成方法。根据本公开的方法包括提供包括正面和背面的工件。该工件包括衬底、在衬底的第一部分之上的第一多个沟道构件、在衬底的第二部分之上的第二多个沟道构件、夹在衬底的第一部分和第二部分之间的隔离特征。该方法还包括形成环绕第一多个沟道构件和第二多个沟道构件中的每一个的接合栅极结构，在隔离特征中形成引导开口，延伸该引导开口穿过接合栅极结构以形成将接合栅极结构分为第一栅极结构和第二栅极结构的栅极切割开口，以及将电介质材料沉积到栅极切割开口中以形成栅极切割特征。

公开(公告)号：CN113206037A

公开(公告)日：2021-08-03

申请号：CN202110260054.1

申请日：2021-03-10

申请人： 台湾积体电路制造股份有限公司

发明人： 张尚文 ,  邱奕勋 ,  庄正吉 ,  蔡庆威 ,  林威呈 ,  彭士玮 ,  曾健庭

IPC分类号： H01L21/768

摘要： 一种半导体装置的形成方法以及半导体装置。在一实施例中，一种形成一半导体装置的方法包括：在第一基板上方形成第一晶体管及第二晶体管；在第一晶体管及第二晶体管上方形成前侧互连结构；蚀刻第一基板的至少一背侧以暴露第一晶体管及第二晶体管；形成电连接至第一晶体管的第一背侧通孔；形成电连接至第二晶体管的第二背侧通孔；在第一背侧通孔及第二背侧通孔上方沉积介电层；在介电层中形成第一导电接线，第一导电接线为经由第一背侧通孔电连接至第一晶体管的电源轨；及于介电层中形成第二导电接线，第二导电接线为经由第二背侧通孔电连接至第二晶体管的信号接线。

公开(公告)号：CN112151597A

公开(公告)日：2020-12-29

申请号：CN202010578084.2

申请日：2020-06-23

申请人： 台湾积体电路制造股份有限公司

发明人： 萧锦涛 ,  邱奕勋

IPC分类号： H01L29/06 ,  H01L29/78 ,  H01L27/11

摘要： 本文描述了消除对于读取辅助电路的需求的装置和方法。在一个实施例中，半导体装置包括源极区域和漏极区域其形成在高于基板。埋入的绝缘体(BI)层形成在源极区域或漏极区域任一者下方。第一纳米片形成于(i)在水平方向上介于源极区域和漏极区域之间；并且(ii)在垂直方向上高于埋入的绝缘体层。埋入的绝缘体层减少了流过第一纳米片的电流。

公开(公告)号：CN106252409B

公开(公告)日：2020-01-17

申请号：CN201510777502.X

申请日：2015-11-13

申请人： 台湾积体电路制造股份有限公司

发明人： 林义雄 ,  邱奕勋

IPC分类号： H01L29/78 ,  H01L21/336 ,  H01L29/06

摘要： 本发明涉及一种垂直式半导体结构，及其制造方法。本发明提供的垂直式栅极围绕(vertical gate all‑around,VGAA)半导体结构包括在基板中的第一掺杂区域、从第一掺杂区域延伸的第一垂直通道、在第一掺杂区域的顶表面中的第一金属半导体化合物区域，且第一金属半导体化合物区域沿着第一垂直通道的至少两个侧边延伸，以及围绕第一垂直通道的第一栅电极。根据本发明，金属半导体区域相较于覆于其上的掺杂区域具有降低的电阻，因此传递的电流可主要流经较低电阻的金属半导体化合物区域，进而改善元件电阻。