一种用于单粒子加固FPGA的多阈值非对称配置存储器

    公开(公告)号:CN105741868B

    公开(公告)日:2018-06-22

    申请号:CN201610070862.0

    申请日:2016-02-02

    IPC分类号: G11C11/417

    摘要: 一种用于单粒子加固FPGA的多阈值非对称配置存储器。本发明的配置存储器使用多个不等阈值与不同宽长比沟道的MOS管以及上拉作用的PMOS管,其电路、版图、工艺参数三方面的不对称,实现了配置存储器在FPGA上电之后与清零之前的初始状态全部为“0”。本发明的配置存储器由8个PMOS管和8个NMOS管组成。其中8个PMOS管,有2个阈值较高且宽长比更小,以及有两组分别采用了2个PMOS管构成两个上拉作用电路;另外8个NMOS管,有2个阈值较高且宽长比更小。本发明的配置存储器具有多阈值非对称的特性,上电后的配置存储器具有确定的初始值,避免互连矩阵产生“1”和“0”的竞争路径,有效消除FPGA的上电浪涌电流。

    一种适用于SRAM型FPGA的多功能时钟缓冲器

    公开(公告)号:CN107453750A

    公开(公告)日:2017-12-08

    申请号:CN201710580636.1

    申请日:2017-07-17

    IPC分类号: H03K19/177 H03K19/173

    摘要: 一种适用于SRAM型FPGA的多功能时钟缓冲器。该缓冲器包括第一时钟控制电路B101、第二时钟控制电路B102以及输出多路器B103,用于驱动FPGA内全局时钟网络,根据FPGA配置可以实现不同工作模式。第一个工作模式为普通时钟缓冲器;第二个工作模式为带使能的时钟缓冲器,当时钟缓冲器未使能时输出时钟固定为高电平;第三个工作模式为时钟多路器,可以完成两个时钟的无毛刺切换;第四个工作模式为带使能的时钟多路器,可以完成两个时钟的无毛刺切换,当时钟多路器未使能时输出时钟固定为高电平。该缓冲器电路额外提供一个输入时钟怱略控制端口,可以在时钟已经消失的清况下完成时钟的切换操作。

    一种用于单粒子加固FPGA的多阈值非对称配置存储器

    公开(公告)号:CN105741868A

    公开(公告)日:2016-07-06

    申请号:CN201610070862.0

    申请日:2016-02-02

    IPC分类号: G11C11/417

    CPC分类号: G11C11/417

    摘要: 一种用于单粒子加固FPGA的多阈值非对称配置存储器。本发明的配置存储器使用多个不等阈值与不同宽长比沟道的MOS管以及上拉作用的PMOS管,其电路、版图、工艺参数三方面的不对称,实现了配置存储器在FPGA上电之后与清零之前的初始状态全部为“0”。本发明的配置存储器由8个PMOS管和8个NMOS管组成。其中8个PMOS管,有2个阈值较高且宽长比更小,以及有两组分别采用了2个PMOS管构成两个上拉作用电路;另外8个NMOS管,有2个阈值较高且宽长比更小。本发明的配置存储器具有多阈值非对称的特性,上电后的配置存储器具有确定的初始值,避免互连矩阵产生“1”和“0”的竞争路径,有效消除FPGA的上电浪涌电流。

    利用查找表移位寄存器进行SRAM型FPGA刷新效果验证的方法

    公开(公告)号:CN105740087A

    公开(公告)日:2016-07-06

    申请号:CN201610070861.6

    申请日:2016-02-02

    IPC分类号: G06F11/07

    CPC分类号: G06F11/0703

    摘要: 本发明涉及利用查找表移位寄存器进行SRAM型FPGA刷新效果验证的方法,包括步骤(1)、在FPGA中构建由查找表构成的移位寄存器组,并为移位寄存器组设置初始值;(2)、完成FPGA的上电配置,向移位寄存器组输入串行数据驱动移位寄存器组进行移位;(3)、当前移位寄存器内的保存值与移位寄存器的初始值不同时,可停止向移位寄存器组输入串行数据;(4)、刷新SRAM型FPGA,直至移位寄存器组的所有存储值均被刷新;(5)、再次向移位寄存器组输入串行数据驱动移位寄存器组进行移位,将移位寄存器组中的保存值全部移出;(6)、判断是否刷新成功,本发明方法不需要进行辐照试验,也不需要回读,具有成本低、操作简单、判断准确的特点。