公开(公告)号：CN101540283A

公开(公告)日：2009-09-23

申请号：CN200910022016.1

申请日：2009-04-14

Applicant: 西安电子科技大学

Inventor： 张玉明 ,  陈丰平 ,  吕红亮 ,  郭辉 ,  贾仁需 ,  宋庆文 ,  郑庆立 ,  张义门

IPC: H01L21/329 ,  H01L21/205 ,  H01L21/265 ,  H01L21/283

CPC classification number: Y02P70/605

Abstract: 本发明公开了一种场限环结构的4H－SiC PiN/肖特基二极管制作方法，其过程是：在4H－SiC衬底正面生长N－外延层；在N－型外延层上采用Ni/Au金属层作为阻挡层，进行多次不同能量的Al离子注入，并在氩气环境中进行离子激活退火，形成同心环形P+区域；在4H－SiC衬底背面直接溅射Ti/Ni/Pt金属，并通过退火形成N型欧姆接触；在所述的同心环形P+区域上方溅射金属Ti/Ni/Ti/Au，并在氩气环境中退火，形成P型欧姆接触；在所述的同心环形P+区域之间的环形N－型区域上，溅射Ti/Ni/Al金属直接制作肖特基接触。本发明具有功耗小，工作效率高及工艺简单的优点，可用于大功率整流器及PFC电路的使用。

公开(公告)号：CN119364803A

公开(公告)日：2025-01-24

申请号：CN202411372473.4

申请日：2024-09-29

Applicant: 西安电子科技大学

Inventor： 吕红亮 ,  李嘉炜 ,  孙佳乐 ,  王奥璇 ,  张玉明

IPC: H10D30/60 ,  H10D30/01 ,  H10D62/82 ,  H10D62/83 ,  H10D62/86

Abstract: 本发明涉及一种基于MoS2‑Si异质结的逻辑器件及其制备方法，该器件包括：Si衬底层；源极，位于Si衬底层的下表面；隔离区，从Si衬底层的上表面延伸到Si衬底层的内部；MoS2沟道层，位于Si衬底层和隔离区的上表面；MoS2沟道层与Si衬底层键合形成MoS2‑Si异质结；漏极，位于隔离区和MoS2沟道层的上表面；氧化层，位于MoS2沟道层和漏极的上表面；栅极，位于氧化层的上表面。该器件可以利用MoS2‑Si异质结，增大隧穿电流；以及使用隔离区阻碍源极与漏极之间的泄漏电流，使得逻辑器件具有极小的关态电流、极低的亚阈值摆幅，以及低界面态和高载流子迁移率的优点。

公开(公告)号：CN119047387A

公开(公告)日：2024-11-29

申请号：CN202411093679.3

申请日：2024-08-09

Applicant: 西安电子科技大学

Inventor： 吕红亮 ,  乔建涛 ,  程林 ,  严思璐 ,  张玉明

IPC: G06F30/3308 ,  G06N3/044 ,  G06N3/08 ,  G06F119/04

Abstract: 本发明涉及一种考虑电热老化的微波器件建模方法，涉及集成电路分析技术领域，包括：根据预设数据集，利用ENN神经网络构建等温退化网络模型和热退化修正网络模型；将所述等温退化网络模型和所述器件热退化修正网络模型结合，得到用于微波器件的非线性集电极电流退化模型。本发明解决了以往在对老化过程建模时较难将自热带来的影响同时考虑的问题。使用该建模方法建立的用于微波器件的非线性集电极电流退化模型考虑到了器件的电热老化，可对微波器件在电热老化下集电极电流的非线性变化的准确预测，同时实现了对自热和老化共同引起的器件退化的准确表征。

公开(公告)号：CN118607441A

公开(公告)日：2024-09-06

申请号：CN202410655093.5

申请日：2024-05-24

Applicant: 西安电子科技大学

Inventor： 吕红亮 ,  马俊 ,  汪绍伟 ,  严思璐 ,  张玉明

IPC: G06F30/367

Abstract: 本发明涉及一种基于HEMT器件的可缩放小信号模型的建模方法，方法包括：获取若干不同尺寸的HEMT器件在不同偏置点下的若干S参数；根据HEMT器件的结构构建的等效电路拓扑结构，提取寄生结构的参数和本征结构的本征参数；根据本征参数随栅指的宽度和栅指的数量的变化趋势，得到非线性的缩放规则模型；根据非线性的缩放规则模型处理待求解的本征参数，得到本征参数求解结果；根据寄生参数和本征参数求解结果建立所述HEMT器件的模型。本发明的建模方法改善了基于传统线性缩放规则的小信号可缩放模型建模方法不精确的缺陷。

公开(公告)号：CN117574727A

公开(公告)日：2024-02-20

申请号：CN202311597289.5

申请日：2023-11-27

Applicant: 西安电子科技大学

Inventor： 吕红亮 ,  严思璐 ,  乔建涛 ,  戚军军 ,  张玉明

IPC: G06F30/23 ,  G06F119/08

Abstract: 本发明涉及一种射频多指有源器件温度分布分析方法，包括：采用遗传算法，利用神经网络对射频单指器件沿热源中心点向外围方向上的温度分布数据训练得到单指器件温度分布模型；给定多指器件指数、指间距、环境温度及功耗等器件信息，确定坐标系、边界位置以及每个热源中心点坐标；设定若干拟合数据点；用改进的叠加算法以充分考热耦合对器件材料热导率的影响，得到射频多指器件的温度分布。该方法通过单指器件温度分布模型，可以高效、精确地获得任意指数、指间距、环境温度及功耗下的多指器件温度分布，不仅避免了有限元分析方法占用计算机资源较大及分析耗时的问题，而且表征结果的精度较高。

公开(公告)号：CN112926259B

公开(公告)日：2024-01-26

申请号：CN202110167067.4

申请日：2021-02-05

Applicant: 西安电子科技大学

Inventor： 吕红亮 ,  严思璐 ,  戚军军 ,  郭袖秀 ,  张玉明 ,  张义门

IPC: G06F30/27 ,  G06F30/23 ,  G06N3/048 ,  G06N3/08 ,  G06F119/08

Abstract: 本发明公开了一种基于RBF神经网络模型预测半导体器件结温的方法，包括：确定半导体器件的环境温度和功耗；将所确定的环境温度和功耗输入至预先训练完成的RBF神经网络模型，以使该RBF神经网络模型输出所述半导体器件的结温；其中，所述RBF神经网络模型是基于预先构建的数据集所训练获得的；所述数据集包括：通过有限元分析法所获得的、在多种仿真条件下器件模型的结温；所述器件模型为所述半导体器件的仿真模型，每种所述仿真条件对应一种预设的环境温度和一种预设的功耗。本发明能够简单、高效、快速以及精确地预测半导体器件结温。

公开(公告)号：CN116882344A

公开(公告)日：2023-10-13

申请号：CN202310712568.5

申请日：2023-06-15

Applicant: 西安电子科技大学

Inventor： 吕红亮 ,  乔晶 ,  姚如雪 ,  张玉明

IPC: G06F30/367 ,  G06F119/08 ,  G06F119/04

Abstract: 本发明涉及一种半导体器件总剂量效应和热载流子效应耦合特性的仿真方法，包括：通过半导体器件仿真器进行MOSFET器件结构建模，得到仿真器件；从仿真器件在总剂量效应的基础上进行热载流子效应的退化过程中选取若干目标阶段；在不同目标阶段，定义氧化层中的陷阱电荷，同时定义Si和SiO2界面处的界面态，形成若干目标状态；对仿真器件在不同目标状态下仿真热载流子退化效应。该方法可以准确的反映特殊应用环境下器件的特性退化规律，正确的评估器件的辐照和老化可靠性，并对半导体器件的抗辐照加固工艺进行指导。

公开(公告)号：CN116484792A

公开(公告)日：2023-07-25

申请号：CN202310287823.6

申请日：2023-03-22

Applicant: 西安电子科技大学

Inventor： 吕红亮 ,  程林 ,  郭袖秀 ,  严思璐 ,  戚军军 ,  张玉明

IPC: G06F30/392 ,  G06F111/06

Abstract: 本发明涉及一种半导体器件的可靠性紧凑模型建立方法，包括：获取半导体器件的关键特性的退化前测试数据，建立相应的紧凑型模型拓扑；提取紧凑型模型拓扑中元件的退化前的参数，进行可靠性实验，获取关键特性退化后的可靠性测试数据；根据紧凑型模型拓扑和退化前的参数对退化后的可靠性测试数据进行表征，确定影响器件退化特性表征的敏感参数；获取敏感参数相对于退化前的退化量，根据退化量随可靠性参量的变化规律建立退化模型；利用退化模型对敏感参数进行修正，得到半导体器件的可靠性紧凑模型。依据本发明的方法建立起来的可靠性模型，为器件的退化机理分析提供了依据，且易于兼容电路设计软件，提高了可靠性集成电路的设计效率。

公开(公告)号：CN113191036B

公开(公告)日：2023-03-14

申请号：CN202110298384.X

申请日：2021-03-19

Applicant: 西安电子科技大学

Inventor： 吕红亮 ,  谭戴导 ,  赵冉冉 ,  张玉明 ,  张义门

IPC: G06F30/23 ,  G06F30/33 ,  G06F111/04 ,  G06F111/06

Abstract: 本发明公开了一种共面波导等效电路结构及其参数提取方法，共面波导等效电路结构包括：第一等效电容(Cf1)、第二等效电容(Cf2)、第一等效电阻(Rsi1)、第二等效电阻(Rsi2)、第一等效电感(Lsi1)、第二等效电感(Lsi2)、第三等效电容(Cox1)、第四等效电容(Cox2)、第三等效电阻(Rs)、第三等效电感(Ls)、第四等效电阻(Rsk)以及第四等效电感(Lsk)。本发明建立用于毫米波波段带地屏蔽层共面波导等效电路结构，不仅保证了结果的准确性，同时包含的电路元件较少，有助于对用于毫米波波段带地屏蔽层共面波导进行深入分析。

公开(公告)号：CN110459541B

公开(公告)日：2022-05-13

申请号：CN201910569151.1

申请日：2019-06-27

Applicant: 西安电子科技大学

Inventor： 吕红亮 ,  孟凡康 ,  芦宾 ,  张玉明 ,  吕智军 ,  朱翊

IPC: H01L27/082 ,  H01L29/739

Abstract: 本发明涉及一种平面互补型隧穿场效应晶体管反相器，是由InAs/Si异质结TFET和Ge/Si异质结TFET组成的平面结构，其中，InAs/Si异质结TFET和Ge/Si异质结TFET分别作为NTFET与PTFET。本发明新型平面CTFET反相器中的NTFET与PTFET的隧穿结处均采用沟道覆盖源区的异质隧穿结形式，异质结隧穿可以提高反相器的工作频率，并且可以通过调控沟道覆盖源区的长度调节NTFET与PTFET的隧穿电流。NTFET与PTFET均为埋层漏的平面结构，利用电学特性隔离的方式避免了漏空隔离的工艺复杂度，而且可以实现与传统CMOS工艺的兼容。